基于OR1200的SoC系统设计
| 摘要 | 第4-5页 |
| Abstract | 第5页 |
| 第一章 绪论 | 第6-9页 |
| 1.1 课题背景 | 第6-7页 |
| 1.2 国内外研究现状 | 第7-8页 |
| 1.3 论文内容结构安排 | 第8-9页 |
| 第二章 处理器体系结构及SOC介绍 | 第9-14页 |
| 2.1 处理器概述 | 第9-10页 |
| 2.2 RISC简介 | 第10-11页 |
| 2.3 SOC技术介绍 | 第11-13页 |
| 2.4 本章小结 | 第13-14页 |
| 第三章 OpenRisc1200架构分析 | 第14-33页 |
| 3.1 OpenRisc1200背景介绍 | 第14-15页 |
| 3.2 OR1200架构分析 | 第15-18页 |
| 3.3 Wishbone总线协议 | 第18-30页 |
| 3.3.1 Wishbone信号定义 | 第19-21页 |
| 3.3.2 Wishbone互联类型 | 第21-23页 |
| 3.3.3 Wishbone总线操作 | 第23-29页 |
| 3.3.4 Wishbone总结 | 第29-30页 |
| 3.4 OR1200总线IO接口和存储系统 | 第30-32页 |
| 3.4.1 总线IO接口 | 第30-32页 |
| 3.4.2 OR1200存储系统 | 第32页 |
| 3.5 本章小结 | 第32-33页 |
| 第四章 SOC系统总体设计与实现 | 第33-53页 |
| 4.1 概述 | 第33页 |
| 4.2 软硬件环境搭建 | 第33-36页 |
| 4.2.1 软件平台 | 第33-35页 |
| 4.2.2 硬件平台 | 第35-36页 |
| 4.3 SOC系统分析与设计 | 第36-52页 |
| 4.3.1 SOC的文件结构 | 第41-43页 |
| 4.3.2 SOC顶层硬件结构 | 第43-45页 |
| 4.3.3 SOC系统外围IP搭建 | 第45-49页 |
| 4.3.4 bench顶层设计 | 第49-52页 |
| 4.4 小结 | 第52-53页 |
| 第五章 系统仿真验证 | 第53-79页 |
| 5.1 CPU及内存仿真测试 | 第53-59页 |
| 5.1.1 CPU及内存仿真测试 | 第53-56页 |
| 5.1.2 内存测试 | 第56-59页 |
| 5.2 UART模块仿真测试 | 第59-65页 |
| 5.3 GPIO模块仿真测试 | 第65-68页 |
| 5.4 I2C模块仿真测试 | 第68-70页 |
| 5.5 SPI模块仿真测试 | 第70-72页 |
| 5.6 VGA模块仿真测试 | 第72-76页 |
| 5.7 通用SOC系统及应用分析 | 第76-78页 |
| 5.8 本章小结 | 第78-79页 |
| 第六章 总结 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-83页 |
