基于28nm某芯片的AHB物理设计和动态功耗优化
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-16页 |
| 第一章 绪论 | 第16-20页 |
| 1.1 论文研究背景和意义 | 第16-17页 |
| 1.2 国内外低功耗研究进展 | 第17-18页 |
| 1.3 论文章节安排 | 第18-20页 |
| 第二章 低功耗设计基础知识 | 第20-34页 |
| 2.1 IC系统中的功耗 | 第20-23页 |
| 2.1.1 开关功耗 | 第20-21页 |
| 2.1.2 短路功耗 | 第21-22页 |
| 2.1.3 静态功耗 | 第22-23页 |
| 2.2 低功耗设计技术综述 | 第23-32页 |
| 2.2.1 系统级的低功耗设计 | 第23-27页 |
| 2.2.2 RTL级的低功耗设计 | 第27-29页 |
| 2.2.3 逻辑级的功耗优化技术 | 第29-31页 |
| 2.2.4 物理级的低功耗设计 | 第31-32页 |
| 2.3 小结 | 第32-34页 |
| 第三章 AHB模块的UPF设计及实现 | 第34-44页 |
| 3.1 UPF与低功耗设计流程 | 第34-37页 |
| 3.1.1 UPF的概念 | 第34-36页 |
| 3.1.2 基于UPF的低功耗设计流程 | 第36-37页 |
| 3.2 AHB模块的UPF设计 | 第37-42页 |
| 3.2.1 AHB模块的电源意图分析 | 第37-38页 |
| 3.2.2 规划电压域 | 第38-39页 |
| 3.2.3 定义电源网络 | 第39页 |
| 3.2.4 创建电源开关单元 | 第39-41页 |
| 3.2.5 创建隔离单元 | 第41-42页 |
| 3.3 小结 | 第42-44页 |
| 第四章 基于UPF的AHB模块低功耗物理实现 | 第44-66页 |
| 4.1 低功耗物理设计流程概述 | 第44页 |
| 4.2 布图规划 | 第44-51页 |
| 4.2.1 模块面积的确定 | 第45-46页 |
| 4.2.2 模块设计输入输出(IO)单元的规划 | 第46-47页 |
| 4.2.3 硬核(Hard Macro)的摆放 | 第47-49页 |
| 4.2.4 物理电压域的划分 | 第49-51页 |
| 4.3 电源规划 | 第51-54页 |
| 4.3.1 电源网络性能概述 | 第51-52页 |
| 4.3.2 电源网络设计 | 第52-54页 |
| 4.4 单元布局 | 第54-57页 |
| 4.4.1 布线拥塞预估 | 第54-55页 |
| 4.4.2 时序预估 | 第55-57页 |
| 4.5 时钟树综合 | 第57-61页 |
| 4.5.1 时钟树概述 | 第57-58页 |
| 4.5.2 时钟树综合 | 第58-61页 |
| 4.6 布线设计 | 第61-62页 |
| 4.7 电路的等价性验证 | 第62-63页 |
| 4.7.1 逻辑等价性验证的原理 | 第62页 |
| 4.7.2 逻辑等价性验证步骤 | 第62-63页 |
| 4.8 小结 | 第63-66页 |
| 第五章基于DPRDP的动态功耗优化 | 第66-78页 |
| 5.1 SAIF文件及相关概念简述 | 第66-67页 |
| 5.1.1 开关活动性概念 | 第66-67页 |
| 5.1.2 SAIF文件简介 | 第67页 |
| 5.2 基于DPRDP优化动态功耗的方法及实现 | 第67-71页 |
| 5.2.1 基于DPRDP优化动态功耗的方法 | 第67-69页 |
| 5.2.2 基于数据通路动态功耗优化的实现 | 第69-71页 |
| 5.3 功耗结果分析与对比 | 第71-74页 |
| 5.3.1 功耗计算 | 第72-73页 |
| 5.3.2 结果对比 | 第73-74页 |
| 5.4 优化效果的综合评估 | 第74-76页 |
| 5.5 小结 | 第76-78页 |
| 第六章 总结与展望 | 第78-80页 |
| 参考文献 | 第80-82页 |
| 致谢 | 第82-84页 |
| 附录A | 第84-85页 |
| 附录B | 第85-86页 |
| 附录C | 第86-88页 |
| 作者简介 | 第88-89页 |
