摘要 | 第4-5页 |
Abstract | 第5页 |
第一章 绪论 | 第8-14页 |
1.1 课题背景及意义 | 第8-9页 |
1.2 国内外研究现状 | 第9-12页 |
1.3 研究内容与设计指标 | 第12-13页 |
1.3.1 研究内容 | 第12页 |
1.3.2 设计指标 | 第12-13页 |
1.4 论文组织 | 第13-14页 |
第二章 系统分析及方案设计 | 第14-30页 |
2.1 SOPC技术分析 | 第14-16页 |
2.1.1 SOPC技术简介 | 第14页 |
2.1.2 Avalon总线分析 | 第14-16页 |
2.2 GigE Vision协议研究 | 第16-24页 |
2.2.1 设备发现机制 | 第17页 |
2.2.2 相机控制机制 | 第17-19页 |
2.2.3 图像传输机制 | 第19-21页 |
2.2.4 GigE Vision的软件实现 | 第21-24页 |
2.3 系统总体设计方案 | 第24-27页 |
2.3.1 现有方案分析 | 第24-26页 |
2.3.2 本系统总体方案设计 | 第26-27页 |
2.4 系统硬件平台选择 | 第27-29页 |
2.4.1 FPGA硬件平台选择 | 第27-28页 |
2.4.2 物理层芯片选择 | 第28-29页 |
2.5 本章小结 | 第29-30页 |
第三章 基于GigE Vision的图像采集控制器IP核设计 | 第30-52页 |
3.1 图像采集控制器总体结构 | 第30-31页 |
3.2 控制模块 | 第31-36页 |
3.2.1 Avalon-MM从接口 | 第31-33页 |
3.2.2 寄存器单元 | 第33-35页 |
3.2.3 控制单元 | 第35-36页 |
3.3 MDIO接口控制器 | 第36-38页 |
3.3.1 MDIO接口协议概述 | 第36-37页 |
3.3.2 MDIO接口控制器设计 | 第37-38页 |
3.4 发送(接收)控制模块 | 第38-46页 |
3.4.1 发送(接收)控制模块结构 | 第38-40页 |
3.4.2 GMⅡ发送(接收)模块 | 第40-42页 |
3.4.3 协议封装(解析)模块 | 第42-44页 |
3.4.4 双端口RAM | 第44-46页 |
3.5 流控制模块 | 第46-49页 |
3.5.1 Avalon-MM主接口 | 第47-48页 |
3.5.2 GVSP解析模块 | 第48-49页 |
3.6 图像采集控制器IP核的功能验证 | 第49-50页 |
3.7 本章小结 | 第50-52页 |
第四章 基于SOPC的图像采集系统设计 | 第52-70页 |
4.1 基于NiosⅡ的SOPC系统开发流程 | 第52-53页 |
4.2 SOPC系统设计 | 第53-62页 |
4.2.1 SOPC系统架构 | 第53-54页 |
4.2.2 图像采集控制器的封装 | 第54-57页 |
4.2.3 构建基于NiosⅡ的SOPC系统 | 第57-60页 |
4.2.4 系统硬件设计 | 第60-62页 |
4.3 基于NiosⅡ的软件设计 | 第62-69页 |
4.3.1 构建NiosⅡ软件开发环境 | 第62-63页 |
4.3.2 图像采集控制器驱动程序设计 | 第63-67页 |
4.3.3 上位机通信软件设计 | 第67-68页 |
4.3.4 图像采集软件设计 | 第68-69页 |
4.4 本章小结 | 第69-70页 |
第五章 系统验证及性能分析 | 第70-84页 |
5.1 系统功能测试 | 第70-74页 |
5.1.1 PHY配置功能测试 | 第70-71页 |
5.1.2 系统通信功能测试 | 第71-73页 |
5.1.3 图像采集功能测试 | 第73-74页 |
5.2 系统性能测试 | 第74-80页 |
5.2.1 性能测试方案 | 第74-75页 |
5.2.2 资源消耗分析 | 第75-76页 |
5.2.3 图像采集速度分析 | 第76-78页 |
5.2.4 CPU占用率分析 | 第78-80页 |
5.3 测试结果分析 | 第80-81页 |
5.4 系统设计难点及解决方法 | 第81-82页 |
5.5 本章小结 | 第82-84页 |
第六章 总结与展望 | 第84-86页 |
6.1 总结 | 第84页 |
6.2 展望 | 第84-86页 |
致谢 | 第86-88页 |
参考文献 | 第88-90页 |
攻读硕士学位期间的学术成果 | 第90页 |