CMOL电路性能研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 引言 | 第8-9页 |
| 1 绪论 | 第9-14页 |
| ·研究的背景及意义 | 第9-10页 |
| ·国内外研究现状 | 第10-11页 |
| ·CMOL 电路性能评价的问题 | 第11-12页 |
| ·面积问题 | 第11页 |
| ·时延问题 | 第11-12页 |
| ·功耗问题 | 第12页 |
| ·论文的结构和安排 | 第12-14页 |
| 2 CMOL 电路技术 | 第14-24页 |
| ·CMOL 电路结构 | 第14-16页 |
| ·CMOL 电路的逻辑功能 | 第16-20页 |
| ·CMOL FPGA 结构 | 第16页 |
| ·连通域的确定 | 第16-19页 |
| ·CMOL 电路的逻辑功能 | 第19-20页 |
| ·CMOL 电路的性能模型 | 第20-23页 |
| ·分子器件 | 第20-22页 |
| ·纳米线 | 第22-23页 |
| ·本章小结 | 第23-24页 |
| 3 电路逻辑转换 | 第24-33页 |
| ·电路 PLA 格式介绍 | 第24-25页 |
| ·NOR 逻辑的完备性 | 第25-26页 |
| ·AND 和 OR 到NOR 的转换 | 第26-31页 |
| ·AND 逻辑到 NOR 逻辑的转换理论 | 第26-27页 |
| ·OR 逻辑到NOR 逻辑的转换理论 | 第27页 |
| ·算法描述 | 第27-29页 |
| ·算法举例 | 第29-31页 |
| ·算法结果与分析 | 第31页 |
| ·本章小结 | 第31-33页 |
| 4 关键路径求解算法 | 第33-43页 |
| ·已有算法 | 第33-35页 |
| ·基于分支限界的求解算法 | 第35-42页 |
| ·理论基础 | 第35-37页 |
| ·算法的数据结构 | 第37页 |
| ·算法的步骤 | 第37-39页 |
| ·算法的举例 | 第39-41页 |
| ·实验结果与分析 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 5 CMOL 电路时延估算 | 第43-55页 |
| ·已有电路时延估计的研究 | 第43-45页 |
| ·CMOS 逻辑门时延 | 第43页 |
| ·互连线时延 | 第43-45页 |
| ·CMOL 时延 | 第45-48页 |
| ·CMOS 反相器的时延 | 第45-47页 |
| ·互连纳米线的时延 | 第47-48页 |
| ·三种典型的逻辑电路的时延模型 | 第48-53页 |
| ·实现非门的CMOL 电路 | 第48-49页 |
| ·实现多输入或非门的 CMOL 电路 | 第49-51页 |
| ·实现多输出的CMOL 缓冲电路 | 第51-53页 |
| ·CMOL 电路时延估算及分析 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 6 总结与展望 | 第55-57页 |
| ·主要工作 | 第55-56页 |
| ·工作展望 | 第56-57页 |
| 参考文献 | 第57-60页 |
| 在学研究成果 | 第60-61页 |
| 致谢 | 第61页 |
