| 摘要 | 第1-4页 |
| Abstract | 第4-7页 |
| 第一章 绪论 | 第7-11页 |
| ·布局布线的发展 | 第7页 |
| ·课题的提出 | 第7-8页 |
| ·项目研究的意义 | 第8-9页 |
| ·论文内容及架构 | 第9-11页 |
| 第二章 深亚微米集成电路物理特性 | 第11-21页 |
| ·电容效应 | 第11-12页 |
| ·延时计算方法 | 第12-15页 |
| ·信号完整性分析 | 第15-19页 |
| ·产生 SI 问题的原因 | 第15页 |
| ·串扰的产生原因 | 第15-17页 |
| ·电源网络设计 | 第17-19页 |
| ·本章小结 | 第19-21页 |
| 第三章 超大规模集成电路后端设计基本流程 | 第21-31页 |
| ·当今集成电路的发展概况 | 第21页 |
| ·设计方法学 | 第21页 |
| ·后端设计基本流程研究 | 第21-30页 |
| ·数据准备 | 第22-23页 |
| ·布图规划与布局 | 第23-24页 |
| ·电源规划 | 第24页 |
| ·布局 | 第24-25页 |
| ·时钟树综合 | 第25-27页 |
| ·布线 | 第27页 |
| ·可制造性设计 | 第27-29页 |
| ·物理验证 | 第29-30页 |
| ·本章小结 | 第30-31页 |
| 第四章 静态时序分析 | 第31-37页 |
| ·为什么要进行静态时序分析 | 第31页 |
| ·静态时序分析的目的 | 第31-32页 |
| ·静态时序分析的几个重要概念 | 第32-35页 |
| ·时序路径类型 | 第32页 |
| ·建立时间与保持时间 | 第32-33页 |
| ·建立时间与保持时间的时序违反 | 第33-34页 |
| ·时序分析的几个概念 | 第34-35页 |
| ·以 R2R 路径为例进行时序分析 | 第35页 |
| ·时序优化 | 第35-36页 |
| ·引起时序违反的原因 | 第35-36页 |
| ·时序违反的解决方案 | 第36页 |
| ·本章小结 | 第36-37页 |
| 第五章 基于 SoC Encounter 的后端布局设计和布线方法研究 | 第37-55页 |
| ·开发环境介绍 | 第37页 |
| ·基于 SoC Encounter 的后端布局设计和布线方法研究 | 第37-54页 |
| ·布图规划 | 第37-38页 |
| ·电源规划 | 第38-39页 |
| ·放置标准单元 | 第39-40页 |
| ·时钟树综合 | 第40-46页 |
| ·布线 | 第46-48页 |
| ·静态时序分析 | 第48-51页 |
| ·布线后添加填充物和填充金属 | 第51-53页 |
| ·物理验证和寄生参数提取 | 第53-54页 |
| ·本章小结 | 第54-55页 |
| 第六章 总结 | 第55-57页 |
| 致谢 | 第57-59页 |
| 参考文献 | 第59-61页 |