基于SMS4算法的密码芯片的研究与设计
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-8页 |
| 第一章 绪论 | 第8-15页 |
| ·课题背景及其意义 | 第8-10页 |
| ·国内外研究现状与分析 | 第10-11页 |
| ·论文主要研究内容 | 第11-12页 |
| ·论文创新点 | 第12-13页 |
| ·论文结构 | 第13页 |
| ·本章小结 | 第13-15页 |
| 第二章 预备知识 | 第15-23页 |
| ·加解密技术简介 | 第15-16页 |
| ·SMS4密码算法简介 | 第16-18页 |
| ·说明与定义 | 第16-17页 |
| ·SMS4加解密过程 | 第17-18页 |
| ·SMS4密钥的扩展过程 | 第18页 |
| ·EDA工具简介 | 第18-19页 |
| ·集成电路设计流程介绍 | 第19-22页 |
| ·数字集成电路设计简介 | 第19-20页 |
| ·数字集成电路设计流程 | 第20-22页 |
| ·本章小结 | 第22-23页 |
| 第三章 体系结构设计 | 第23-43页 |
| ·基于单轮循环迭代的设计 | 第23-26页 |
| ·基于全流水线的设计 | 第26-30页 |
| ·基于流水线与循环相结合的设计 | 第30-42页 |
| ·基于2级流水线与循环相结合的设计 | 第30-33页 |
| ·基于4级流水线与循环相结合的设计 | 第33-36页 |
| ·基于8级流水线与循环相结合的设计 | 第36-40页 |
| ·基于16级流水线与循环相结合的设计 | 第40-42页 |
| ·本章小结 | 第42-43页 |
| 第四章 RTL级模型建立与功能仿真 | 第43-54页 |
| ·基于单轮循环迭代的RTL级模型建立与仿真 | 第44-47页 |
| ·基于全流水线的RTL级模型建立与仿真 | 第47-49页 |
| ·基于流水线与循环相结合的RTL级模型建立与仿真 | 第49-52页 |
| ·密钥扩展模块RTL模型建立及功能仿真 | 第51-52页 |
| ·加解密模块RTL模型建立及功能仿真 | 第52页 |
| ·本章小结 | 第52-54页 |
| 第五章 FPGA实现与测试 | 第54-68页 |
| ·Cyclone器件简介 | 第54-55页 |
| ·基于QuartusⅡ的综合 | 第55-60页 |
| ·基于单轮循环迭代的综合优化 | 第55-57页 |
| ·基于全流水线的综合优化 | 第57-58页 |
| ·基于4级流水线与循环相结合的综合优化 | 第58-60页 |
| ·结合ModelSim的时序仿真 | 第60-65页 |
| ·基于单轮循环迭代的后仿 | 第62-64页 |
| ·基于全流水线的后仿 | 第64-65页 |
| ·基于4级流水线与循环相结合的后仿 | 第65页 |
| ·基于Altera-cyclone芯片的实现 | 第65-67页 |
| ·本章小结 | 第67-68页 |
| 第六章 总结与展望 | 第68-70页 |
| 参考文献 | 第70-73页 |
| 致谢 | 第73-74页 |
| 攻读学位期间发表的学术论文目录 | 第74-75页 |
