维特比数字IP核设计与实现
| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 目录 | 第7-9页 |
| 第1章 绪论 | 第9-13页 |
| ·课题背景 | 第9页 |
| ·国内外发展现状和研究意义 | 第9-12页 |
| ·本文研究内容 | 第12-13页 |
| 第2章 隐马尔科夫模型与维特比算法 | 第13-15页 |
| ·隐马尔科夫模型和维特比算法 | 第13-14页 |
| ·高速线性维特比算法 | 第14-15页 |
| 第3章 维特比数字 IP 核前端设计 | 第15-28页 |
| ·数字集成电路设计流程 | 第15-17页 |
| ·前端设计策略 | 第17页 |
| ·功能模块设计 | 第17-23页 |
| ·维特比状态机设计 | 第18-21页 |
| ·维特比运算模块设计 | 第21-22页 |
| ·控制模块设计 | 第22-23页 |
| ·前端验证 | 第23-27页 |
| ·功能验证 | 第23-25页 |
| ·FPGA 原型验证 | 第25-27页 |
| ·本章小结 | 第27-28页 |
| 第4章 逻辑综合与静态时序分析 | 第28-38页 |
| ·逻辑综合策略 | 第29-30页 |
| ·环境约束设计 | 第30-31页 |
| ·时序约束设计 | 第31-35页 |
| ·静态时序分析 | 第35-37页 |
| ·本章小结 | 第37-38页 |
| 第5章 维特比数字 IP 核后端设计 | 第38-50页 |
| ·后端设计策略 | 第38-40页 |
| ·自动布局布线 | 第40-44页 |
| ·平面以及电源规划 | 第40-42页 |
| ·层次化布局 | 第42-43页 |
| ·布线 | 第43-44页 |
| ·抽象 | 第44-45页 |
| ·设计规则检查与版图电路对照 | 第45-48页 |
| ·设计规则检查 | 第45-47页 |
| ·版图电路对照 | 第47-48页 |
| ·后仿真 | 第48-49页 |
| ·本章小结 | 第49-50页 |
| 结论 | 第50-51页 |
| 参考文献 | 第51-54页 |
| 攻读硕士学位期间发表的学术论文 | 第54-55页 |
| 致谢 | 第55页 |
