| 摘要 | 第1-7页 |
| Abstract | 第7-10页 |
| 第一章 绪论 | 第10-14页 |
| ·SerDes 的发展 | 第10-11页 |
| ·传统SERDES 的结构 | 第11-12页 |
| ·新型Serdes 技术的研究意义 | 第12-13页 |
| ·主要的工作 | 第13页 |
| ·论文的结构 | 第13-14页 |
| 第二章 SerDes 的构成及FPGA 的开发流程 | 第14-28页 |
| ·高速数字串行通信过程模型 | 第14-15页 |
| ·SoftSerdes 的构成 | 第15-21页 |
| ·时钟产生单元 | 第15-16页 |
| ·数据抽样延迟 | 第16-17页 |
| ·数据恢复状态机 | 第17-18页 |
| ·复用器与解复用器 | 第18-20页 |
| ·输出弹性缓冲器 | 第20-21页 |
| ·FPGA 开发流程 | 第21-28页 |
| ·选用CPLD/FPGA 及方案评估 | 第21-23页 |
| ·编写源程序 | 第23页 |
| ·前仿真 | 第23-25页 |
| ·综合 | 第25页 |
| ·布局布线 | 第25-26页 |
| ·后仿真 | 第26页 |
| ·下载与调试 | 第26页 |
| ·小结 | 第26-28页 |
| 第三章 SoftSerdes 的关键技术 | 第28-44页 |
| ·抽样延迟线的设计 | 第28-31页 |
| ·两种基本的抽样延迟线 | 第29-30页 |
| ·可选择的抽样延时线 | 第30-31页 |
| ·串行通信与时钟恢复 | 第31-42页 |
| ·信号传输模式 | 第32-33页 |
| ·时钟数据恢复技术 | 第33-34页 |
| ·基于锁相环的时钟数据恢复器(CDR)模型结构 | 第34-36页 |
| ·数据恢复状态机的原理 | 第36-42页 |
| ·字节调整单元 | 第42-44页 |
| 第四章 SoftSerDes 在FPGA 上的实现 | 第44-52页 |
| ·SoftSerDes 的模块说明 | 第44-45页 |
| ·SoftSerDes 的仿真 | 第45-46页 |
| ·SoftSerdes 的综合与布局布线 | 第46-50页 |
| ·下载与调试 | 第50-51页 |
| ·小结 | 第51-52页 |
| 第五章 信号的性能测试 | 第52-60页 |
| ·眼图 | 第52-55页 |
| ·眼图的概念 | 第52-53页 |
| ·眼图的产生原理 | 第53-54页 |
| ·眼图测试 | 第54-55页 |
| ·误码 | 第55-57页 |
| ·误码的分类 | 第55-56页 |
| ·误码性能测试 | 第56页 |
| ·影响误码率的因素 | 第56-57页 |
| ·定时抖动 | 第57-58页 |
| ·眼图和误码率的关系 | 第58-60页 |
| 第六章 结论 | 第60-62页 |
| 致谢 | 第62-64页 |
| 参考文献 | 第64-66页 |
| 研究成果 | 第66页 |