深亚微米高性能数字ASIC芯片的后端设计
| 摘要 | 第1-5页 |
| ABSTRACT | 第5-8页 |
| 第一章 绪论 | 第8-11页 |
| ·研究背景 | 第8-9页 |
| ·课题的意义 | 第9页 |
| ·课题来源和本人的主要工作 | 第9-10页 |
| ·论文组织结构 | 第10-11页 |
| 第二章 雷达数字信号处理芯片后端设计概述 | 第11-18页 |
| ·基于标准单元的ASIC 设计 | 第11-12页 |
| ·雷达信号处理芯片设计简介 | 第12-18页 |
| 第三章 ASIC 芯片中的逻辑综合 | 第18-35页 |
| ·逻辑综合概述 | 第18-19页 |
| ·ASIC 芯片中的逻辑综合过程 | 第19-28页 |
| ·雷达数字信号处理芯片的综合 | 第28-35页 |
| 第四章 ASIC 芯片的静态时序分析 | 第35-50页 |
| ·时序验证的主要方法 | 第35-36页 |
| ·ASIC 芯片的静态时序分析 | 第36-50页 |
| 第五章 电源分配网络的设计 | 第50-57页 |
| ·影响SoC 电源分配网络设计的主要因素及其分析 | 第50-53页 |
| ·SoC 电源分配网络的设计 | 第53-56页 |
| ·电源分配网络的预先估算 | 第56-57页 |
| 第六章 时钟树的设计和综合 | 第57-65页 |
| ·时钟树的简单介绍 | 第57-60页 |
| ·雷达数字信号处理芯片的时钟树设计 | 第60-65页 |
| 第七章 布局布线 | 第65-79页 |
| ·布局理论的介绍 | 第65-68页 |
| ·IC 布线问题的介绍 | 第68-71页 |
| ·雷达数字信号处理芯片的布局布线 | 第71-79页 |
| 第八章 总结 | 第79-80页 |
| 致谢 | 第80-81页 |
| 参考文献 | 第81-82页 |
| 攻硕期间取得的研究成果 | 第82-83页 |
