| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 1 绪论 | 第9-11页 |
| ·课题研究背景 | 第9页 |
| ·选题依据 | 第9-10页 |
| ·课题的研究内容及设计目标 | 第10-11页 |
| 2 CPU IP核设计的相关知识 | 第11-16页 |
| ·Top-Down的设计思想 | 第11-12页 |
| ·软核、固核和硬核及其重用 | 第12-13页 |
| ·IP核设计的硬件描述语言 | 第13-16页 |
| ·硬件描述语言概要 | 第13-14页 |
| ·Verilog HDL和VHDL的比较 | 第14-15页 |
| ·Verilog目前的应用情况和适用的设计 | 第15页 |
| ·采用Verilog HDL设计复杂数字电路的优点 | 第15-16页 |
| 3 CPU内核结构设计 | 第16-55页 |
| ·CPU IP核设计方案 | 第16页 |
| ·CPU的功能和组成 | 第16-18页 |
| ·CPU的功能 | 第16-17页 |
| ·CPU的基本组成 | 第17-18页 |
| ·CPU核内部资源 | 第18-20页 |
| ·输入输出引脚 | 第18页 |
| ·通用寄存器 | 第18页 |
| ·专用寄存器 | 第18-20页 |
| ·数据通路中数据传输部分的设计 | 第20-22页 |
| ·PC指针解析模块的设计 | 第20-21页 |
| ·特殊功能寄存器读模块 | 第21页 |
| ·特殊功能寄存器写模块 | 第21-22页 |
| ·数据解析模块和地址解析模块 | 第22页 |
| ·ALU模块的设计 | 第22-30页 |
| ·ALU控制模块ALU_MUX | 第23-24页 |
| ·加减法模块 | 第24-28页 |
| ·除法器division模块的设计 | 第28-29页 |
| ·逻辑运算块lucore | 第29-30页 |
| ·数据路径中各电路的设计及实现 | 第30-47页 |
| ·取指令电路 | 第30页 |
| ·传输类指令电路 | 第30-41页 |
| ·逻辑算术类指令构成电路 | 第41-44页 |
| ·控制转移类指令构成电路分析 | 第44-47页 |
| ·微程序控制器的设计与实现 | 第47-53页 |
| ·微程序控制器的体系结构 | 第48-52页 |
| ·仿真验证 | 第52-53页 |
| ·内部RAM读写时序 | 第53-55页 |
| 4 仿真与验证 | 第55-64页 |
| ·仿真验证的流程 | 第55-57页 |
| ·验证工具 | 第57-58页 |
| ·CPU仿真程序的编写 | 第58-61页 |
| ·测试向量的转化 | 第61-62页 |
| ·测试向量的编写和波形图的分析 | 第62-64页 |
| 结论 | 第64-65页 |
| 参考文献 | 第65-68页 |
| 附录A CPU IP核综合图 | 第68-69页 |
| 附录B ALU模块综合图 | 第69-70页 |
| 附录C ALU单元仿真图 | 第70-71页 |
| 附录D 综合报告 | 第71-72页 |
| 附录E 测试向量转化程序片断 | 第72-73页 |
| 附录F 控制器顺序控制部分简化电路图 | 第73-74页 |
| 攻读硕士学位期间发表学术论文情况 | 第74-75页 |
| 致谢 | 第75-76页 |
| 大连理工大学学位论文版权使用授权书 | 第76页 |