| 致谢 | 第1-6页 |
| 中文摘要 | 第6-7页 |
| ABSTRACT | 第7-11页 |
| 1 引言 | 第11-16页 |
| ·课题背景及意义 | 第11-12页 |
| ·国内外相关技术发展状况 | 第12-15页 |
| ·本文主要研究内容和结构 | 第15-16页 |
| 2 万兆以太网技术简介 | 第16-21页 |
| ·万兆以太网的体系结构 | 第16-17页 |
| ·万兆以太网的技术特点 | 第17-19页 |
| ·万兆以太网典型产品及应用 | 第19-20页 |
| ·本章小结 | 第20-21页 |
| 3 上行万兆扩展卡的功能原理与电路设计 | 第21-42页 |
| ·上行万兆扩展卡的功能原理简介 | 第21-23页 |
| ·总体目标 | 第21页 |
| ·上行万兆扩展卡的工作原理 | 第21-23页 |
| ·上行万兆扩展卡的电路设计 | 第23-41页 |
| ·关键器件介绍 | 第23-26页 |
| ·PHY芯片与 SFP+光收发模块外围电路设计 | 第26-33页 |
| ·电源转换电路设计 | 第33-34页 |
| ·差分信号电平转换电路设计 | 第34-39页 |
| ·状态灯控制和金手指连接器管脚定义 | 第39-41页 |
| ·本章小结 | 第41-42页 |
| 4 Cadence仿真工具与 IBIS仿真模型的介绍 | 第42-51页 |
| ·Cadence仿真工具介绍 | 第42-44页 |
| ·Cadence高速 PCB设计思想 | 第42-43页 |
| ·SpecctraQuest信号完整性设计平台介绍 | 第43-44页 |
| ·IBIS仿真模型原理与应用 | 第44-47页 |
| ·IBIS模型的简介 | 第44-45页 |
| ·IBIS模型的构成 | 第45-47页 |
| ·IBIS模型检查 | 第47页 |
| ·仿真操作步骤 | 第47-50页 |
| ·本章小结 | 第50-51页 |
| 5 典型信号完整性问题仿真分析 | 第51-74页 |
| ·概述 | 第51-54页 |
| ·信号完整性与高速电路的概念 | 第51-52页 |
| ·传输线理论简介 | 第52-54页 |
| ·反射问题仿真分析 | 第54-65页 |
| ·反射形成机理 | 第54-58页 |
| ·消除反射的端接方式 | 第58-61页 |
| ·设计中两种引起反射的因素与解决方法 | 第61-65页 |
| ·串扰问题仿真分析 | 第65-73页 |
| ·串扰形成机理 | 第65-70页 |
| ·消除串扰的方法 | 第70-73页 |
| ·本章小结 | 第73-74页 |
| 6 上行万兆扩展卡 PCB仿真分析与设计 | 第74-94页 |
| ·仿真分析与设计前的准备 | 第74-76页 |
| ·关键元器件布局的确定与仿真分析 | 第76-81页 |
| ·预布局 | 第76-78页 |
| ·布局仿真验证与调整 | 第78-81页 |
| ·高速信号线的布置与仿真分析 | 第81-86页 |
| ·预布线 | 第81-83页 |
| ·布线仿真验证与调整 | 第83-86页 |
| ·上行万兆扩展卡成品实测分析 | 第86-93页 |
| ·实测环境介绍 | 第87-89页 |
| ·实测结果分析 | 第89-93页 |
| ·本章小结 | 第93-94页 |
| 7 结论 | 第94-95页 |
| 参考文献 | 第95-97页 |
| 附录 A | 第97-100页 |
| 附录 B | 第100-101页 |
| 附录 C | 第101-105页 |
| 作者简历 | 第105-107页 |
| 学位论文数据集 | 第107页 |