高速数字相机实时图像采集系统设计
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-15页 |
| ·课题背景 | 第8-9页 |
| ·国内外研究现状 | 第9-14页 |
| ·图像采集与处理系统现状 | 第9-11页 |
| ·DSP技术的发展 | 第11-12页 |
| ·FPGA技术的发展 | 第12-14页 |
| ·本课题设计要求 | 第14页 |
| ·本课题所要研究的内容 | 第14-15页 |
| 第2章 图像采集及处理系统总体方案 | 第15-23页 |
| ·系统硬件结构的总体设计 | 第15页 |
| ·主要芯片的选取 | 第15-21页 |
| ·预处理芯片FPGA的选取 | 第15-17页 |
| ·处理芯片DSP的选取 | 第17-20页 |
| ·图像数据暂存芯片FIFO的选取 | 第20-21页 |
| ·系统软件整体方案 | 第21-22页 |
| ·预处理软件方案 | 第21-22页 |
| ·DSP软件方案 | 第22页 |
| ·本章小结 | 第22-23页 |
| 第3章 系统硬件设计 | 第23-34页 |
| ·相机曝光控制模块的设计 | 第23-24页 |
| ·相机数据接口的介绍 | 第23-24页 |
| ·相机控制模块的设计 | 第24页 |
| ·相机数据接收模块设计 | 第24-27页 |
| ·相机数据传输协议Camera Link | 第24-25页 |
| ·低压差分信号（LVDS） | 第25-26页 |
| ·相机数据的采集模块设计 | 第26-27页 |
| ·数据缓存模块的硬件设计 | 第27-28页 |
| ·串口通讯模块设计 | 第28-30页 |
| ·其他电路设计 | 第30-33页 |
| ·电源设计 | 第30-31页 |
| ·FPGA配置芯片EPCS的电路设计 | 第31页 |
| ·JTAG接口的设计 | 第31-32页 |
| ·系统时钟 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第4章 系统软件设计 | 第34-46页 |
| ·FPGA内部模块程序设计 | 第34-42页 |
| ·FPGA程序设计流程介绍 | 第34页 |
| ·相机曝光时序及控制信号的分析 | 第34-35页 |
| ·相机控制模块设计 | 第35-37页 |
| ·相机数据输出时序分析 | 第37-38页 |
| ·采集和预处理模块 | 第38页 |
| ·并行转串行模块 | 第38页 |
| ·串行传输模块 | 第38-42页 |
| ·DSP算法的开发环境介绍 | 第42页 |
| ·DSP数据传输及图形处理算法设计 | 第42-45页 |
| ·DSP数据传输流程设计 | 第42页 |
| ·DSP图形算法流程设计 | 第42-45页 |
| ·本章小结 | 第45-46页 |
| 第5章 系统整体仿真与调试 | 第46-51页 |
| ·FPGA模块调试 | 第46-47页 |
| ·预处理模块调试 | 第46页 |
| ·FIFO传输模块调试 | 第46页 |
| ·串口通信模块调试 | 第46-47页 |
| ·图像处理调试 | 第47-48页 |
| ·整体调试 | 第48-50页 |
| ·本章小结 | 第50-51页 |
| 结论 | 第51-53页 |
| 参考文献 | 第53-56页 |
| 附录 1 FPGA 实物图 | 第56-57页 |
| 附录 2 FPGA PCB 原理图 | 第57-58页 |
| 附录 3 FPGA 电路原理图 | 第58-59页 |
| 附录 4 整体实物图 | 第59-61页 |
| 致谢 | 第61页 |
