语音处理芯片的后端设计与关键技术研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-13页 |
| ·课题来源及研究的目的和意义 | 第8-9页 |
| ·IC 设计的发展背景与现状 | 第9-11页 |
| ·课题的主要研究内容 | 第11-12页 |
| ·论文的结构安排 | 第12-13页 |
| 第2章 语音处理芯片的后端设计流程概述 | 第13-22页 |
| ·IC 后端设计流程 | 第13-17页 |
| ·数据准备 | 第13-15页 |
| ·布图规划 | 第15页 |
| ·电源规划 | 第15-16页 |
| ·布局 | 第16页 |
| ·时钟树综合 | 第16页 |
| ·布线 | 第16-17页 |
| ·语音处理芯片结构概述 | 第17-21页 |
| ·语音处理芯片的整体架构 | 第17-18页 |
| ·RTL 编码的层次结构 | 第18-19页 |
| ·外围功能单元 | 第19页 |
| ·解码核心单元 | 第19-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 布图规划和布局 | 第22-34页 |
| ·布图规划 | 第22-28页 |
| ·芯片尺寸的确定 | 第23-24页 |
| ·I/O 单元的选择和摆放 | 第24-26页 |
| ·宏单元的摆放 | 第26-28页 |
| ·电源规划 | 第28-31页 |
| ·电源定义 | 第29-30页 |
| ·电源环 | 第30页 |
| ·电源条 | 第30-31页 |
| ·布局 | 第31-33页 |
| ·本章小结 | 第33-34页 |
| 第4章 时钟树综合 | 第34-41页 |
| ·时钟信号 | 第34-35页 |
| ·时钟偏差 | 第35-37页 |
| ·时钟树综合 | 第37-39页 |
| ·时钟树优化 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第5章 布线 | 第41-48页 |
| ·布线原理 | 第41-42页 |
| ·全局布线 | 第41-42页 |
| ·详细布线 | 第42页 |
| ·天线效应 | 第42-45页 |
| ·串扰 | 第45-47页 |
| ·本章小结 | 第47-48页 |
| 结论 | 第48-49页 |
| 参考文献 | 第49-53页 |
| 致谢 | 第53页 |
