| 摘要 | 第3-4页 |
| Abstract | 第4-5页 |
| 第一章 绪论 | 第8-14页 |
| 1.1 研究背景与意义 | 第8-9页 |
| 1.2 片上总线的研究现状和发展趋势 | 第9-12页 |
| 1.3 研究内容 | 第12-13页 |
| 1.4 论文组织结构 | 第13-14页 |
| 第二章 AXI4总线与AXI4总线互联架构的研究 | 第14-27页 |
| 2.1 AXI4总线的研究 | 第14-23页 |
| 2.2 AXI4总线互联架构的研究 | 第23-26页 |
| 2.3 本章小结 | 第26-27页 |
| 第三章 支持AXI4转接口的IP核设计 | 第27-54页 |
| 3.1 支持AXI4的转接口的设计 | 第27-35页 |
| 3.2 支持AXI4转接口的CPU设计 | 第35-40页 |
| 3.3 支持AXI4转接口的SPI设计 | 第40-47页 |
| 3.4 支持AXI4转接口的UART设计 | 第47-53页 |
| 3.5 本章小结 | 第53-54页 |
| 第四章 基于AXI4的IP核互联模型的设计 | 第54-66页 |
| 4.1 设计理论 | 第54-56页 |
| 4.2 当前市面上的AXI4总线的互联模型 | 第56-58页 |
| 4.3 兼容ARMv4嵌入式CPU和AXI4总线的互联模型设计 | 第58-65页 |
| 4.4 本章小结 | 第65-66页 |
| 第五章 基于AXI4的IP核互联模型的验证 | 第66-87页 |
| 5.1 验证与测试理论 | 第66-68页 |
| 5.2 验证目标 | 第68-72页 |
| 5.3 验证平台 | 第72-74页 |
| 5.4 验证过程 | 第74-83页 |
| 5.5 性能分析 | 第83-86页 |
| 5.6 本章小结 | 第86-87页 |
| 第六章 总结与展望 | 第87-89页 |
| 6.1 工作总结 | 第87-88页 |
| 6.2 工作展望 | 第88-89页 |
| 参考文献 | 第89-93页 |
| 硕士期间发表的学术论文 | 第93-94页 |
| 致谢 | 第94页 |