基于FPGA多路PGC解调技术研究及系统实现
| 摘要 | 第5-6页 |
| abstract | 第6-7页 |
| 第1章 绪论 | 第10-16页 |
| 1.1 概述 | 第10-11页 |
| 1.2 干涉信号解调方法研究现状 | 第11-14页 |
| 1.3 本课题的内容及章节安排 | 第14-16页 |
| 第2章 PGC解调原理及滤波器设计 | 第16-23页 |
| 2.1 PGC解调算法的原理 | 第16-20页 |
| 2.2 低通滤波器设计 | 第20-22页 |
| 2.3 本章小结 | 第22-23页 |
| 第3章 硬件设计与实现 | 第23-37页 |
| 3.1 系统电路功能 | 第23-24页 |
| 3.2 系统硬件设计 | 第24-25页 |
| 3.3 主要芯片选择 | 第25-30页 |
| 3.3.1 抗混叠滤波芯片 | 第25-26页 |
| 3.3.2 信号增益控制芯片 | 第26页 |
| 3.3.3 差分转换电路芯片 | 第26-27页 |
| 3.3.4 ADC芯片 | 第27页 |
| 3.3.5 FPGA芯片 | 第27-29页 |
| 3.3.6 ARM9芯片 | 第29页 |
| 3.3.7 DAC芯片 | 第29页 |
| 3.3.8 SDRAM芯片 | 第29-30页 |
| 3.4 功能模块 | 第30-36页 |
| 3.4.1 电源解决方案 | 第30-32页 |
| 3.4.2 时钟电路设计 | 第32-33页 |
| 3.4.3 ADC高精度数据采集电路 | 第33页 |
| 3.4.4 载波输出电路 | 第33页 |
| 3.4.5 FPGA及其外围电路设计 | 第33-34页 |
| 3.4.6 数据缓存电路 | 第34页 |
| 3.4.7 ARM9数据上传PC机电路 | 第34-35页 |
| 3.4.8 隔离缓冲电路 | 第35-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第4章 解调算法处理系统 | 第37-48页 |
| 4.1 理论分析 | 第37-38页 |
| 4.2 算法仿真 | 第38-39页 |
| 4.3 FPGA模块实现 | 第39-47页 |
| 4.3.1 乘法混频模块 | 第40页 |
| 4.3.2 低通滤波模块 | 第40-42页 |
| 4.3.3 差分模块与延迟模块 | 第42页 |
| 4.3.4 交叉相乘与相减模块 | 第42-43页 |
| 4.3.5 积分模块和降采样模块 | 第43页 |
| 4.3.6 FPGA与ARM9异步通信 | 第43-44页 |
| 4.3.7 数据缓存模块SDRAM | 第44-47页 |
| 4.4 本章小结 | 第47-48页 |
| 第5章 系统性能测试 | 第48-60页 |
| 5.1 载波产生 | 第48-51页 |
| 5.2 ADC性能分析 | 第51-52页 |
| 5.3 异步FIFO测试 | 第52-55页 |
| 5.4 SDRAM测试 | 第55-56页 |
| 5.5 解调算法 | 第56-59页 |
| 5.6 本章小结 | 第59-60页 |
| 结论 | 第60-62页 |
| 参考文献 | 第62-66页 |
| 论文成果 | 第66-67页 |
| 致谢 | 第67页 |
