基于SOPC的EMD算法实现
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·论文的研究背景 | 第8-10页 |
| ·经验模态分解方法发展和应用 | 第10页 |
| ·论文的选题及结构 | 第10-12页 |
| 第二章 EMD 时频分析概述 | 第12-23页 |
| ·传统的非平稳信号处理方法及其局限 | 第12-15页 |
| ·短时傅立叶变换 | 第12-13页 |
| ·时频联合分析 | 第13页 |
| ·小波分析 | 第13-14页 |
| ·信号的子带分解 | 第14-15页 |
| ·EMD 算法原理 | 第15-20页 |
| ·瞬时频率 | 第15-16页 |
| ·时间特征尺度 | 第16-17页 |
| ·固有模态函数 | 第17-18页 |
| ·EMD 分解过程 | 第18-20页 |
| ·EMD 方法的特点 | 第20页 |
| ·EMD 算法的相关问题 | 第20-22页 |
| ·端点效应 | 第20-21页 |
| ·停止准则 | 第21-22页 |
| ·本章总结 | 第22-23页 |
| 第三章 SOPC 硬件设计 | 第23-50页 |
| ·FPGA 概述 | 第23-29页 |
| ·FPGA 的发展 | 第23-24页 |
| ·FPGA 的优点 | 第24页 |
| ·Cyclone II 系列FPGA | 第24-27页 |
| ·FPGA 开发流程 | 第27-29页 |
| ·SOPC 技术简介 | 第29-34页 |
| ·SOPC 技术的发展 | 第29页 |
| ·IP 核概念简介 | 第29-30页 |
| ·Nios II 软核处理器简介 | 第30-31页 |
| ·Avalon 总线简介 | 第31-33页 |
| ·SOPC 设计流程 | 第33-34页 |
| ·SOPC 硬件平台配置 | 第34-49页 |
| ·Nios II CPU 配置 | 第34-35页 |
| ·UART 核配置 | 第35-37页 |
| ·JTAG UART 配置 | 第37-38页 |
| ·SDRAM 控制器配置 | 第38-41页 |
| ·On Chip RAM 配置 | 第41-42页 |
| ·片外RAM 配置 | 第42-44页 |
| ·Nios II 系统配置 | 第44-45页 |
| ·PLL 核配置 | 第45-46页 |
| ·Nios II 系统总图 | 第46-47页 |
| ·系统的工作过程 | 第47-49页 |
| ·本章总结 | 第49-50页 |
| 第四章 EMD 分解软件设计 | 第50-61页 |
| ·定点小数理论 | 第50-51页 |
| ·三次样条包络插值原理简介 | 第51-53页 |
| ·追赶法简介 | 第53-55页 |
| ·端点问题 | 第55-57页 |
| ·软件分析 | 第57-60页 |
| ·本章总结 | 第60-61页 |
| 第五章 仿真与数据分析 | 第61-67页 |
| ·实验信号分析 | 第61-66页 |
| ·实际信号分析 | 第66-67页 |
| 第六章 结论及展望 | 第67-68页 |
| 致谢 | 第68-69页 |
| 参考文献 | 第69-71页 |
| 攻硕期间取得的研究成果 | 第71-72页 |
