| 摘要 | 第4-5页 |
| ABSTRACT | 第5页 |
| 第一章 绪论 | 第8-12页 |
| 1.1 研究背景及意义 | 第8-9页 |
| 1.1.1 单核到多核的发展 | 第8页 |
| 1.1.2 多核处理器遇到的技术瓶颈 | 第8-9页 |
| 1.1.3 NoC（片上网络）技术 | 第9页 |
| 1.2 国内外相关领域研究现状 | 第9-11页 |
| 1.2.1 多核处理器的国际研究现状 | 第9-10页 |
| 1.2.2 NoC的国内外研究现状 | 第10-11页 |
| 1.3 论文内容安排 | 第11-12页 |
| 第二章 片上网络相关理论 | 第12-20页 |
| 2.1 片上网络基本概念 | 第12页 |
| 2.2 片上网络主要关键技术 | 第12-18页 |
| 2.2.1 片上网络的拓扑结构 | 第12-15页 |
| 2.2.2 路由算法 | 第15-16页 |
| 2.2.3 片上网络的包交换技术 | 第16-18页 |
| 2.3 流控制技术 | 第18-19页 |
| 2.4 本章小结 | 第19-20页 |
| 第三章 NoC多核系统体系架构设计 | 第20-29页 |
| 3.1 NoC多核处理器系统平台架构概述 | 第20-21页 |
| 3.2 NoC拓扑结构交换节点设计 | 第21-23页 |
| 3.2.1 交换节点结构设计 | 第22-23页 |
| 3.2.2 交换节点的逻辑分流设计 | 第23页 |
| 3.3 NoC拓扑结构资源节点设计 | 第23-27页 |
| 3.3.1 资源网络接口 | 第24-25页 |
| 3.3.2 IP核处理器 | 第25页 |
| 3.3.3 片上通讯总线 | 第25-26页 |
| 3.3.4 IP核处理器的存储器及外设 | 第26-27页 |
| 3.4 片上网络的通信协议 | 第27-28页 |
| 3.5 本章总结 | 第28-29页 |
| 第四章 NoC多核架构的路由算法设计 | 第29-41页 |
| 4.1 算法设计原理与思路 | 第29-34页 |
| 4.1.1 算法设计中的相关定义 | 第29-32页 |
| 4.1.2 算法设计思路 | 第32-34页 |
| 4.2 可感知与控制拥塞的偏转容错路由算法实现描述 | 第34-37页 |
| 4.3 算法仿真及结果分析 | 第37-39页 |
| 4.3.1 设置仿真环境 | 第37页 |
| 4.3.2 试验方法 | 第37-38页 |
| 4.3.3 仿真结果分析与性能比较 | 第38-39页 |
| 4.4 本章总结 | 第39-41页 |
| 第五章 基于NoC的多核处理器系统硬件实现 | 第41-56页 |
| 5.1 开发环境 | 第41-42页 |
| 5.1.1 硬件平台 | 第41-42页 |
| 5.1.2 软件平台 | 第42页 |
| 5.2 NoC交换网络搭建 | 第42-47页 |
| 5.2.1 节点FIFO缓存模块设计 | 第42-43页 |
| 5.2.2 路由单元设计 | 第43-45页 |
| 5.2.3 仲裁单元设计 | 第45-46页 |
| 5.2.4 交换开关设计 | 第46-47页 |
| 5.2.5 NoC交换网络的连接 | 第47页 |
| 5.3 资源节点的设计与实现 | 第47-51页 |
| 5.3.1 资源网络接口实现 | 第48页 |
| 5.3.2 NiosⅡ软核处理器介绍 | 第48-49页 |
| 5.3.3 Avalon总线介绍 | 第49页 |
| 5.3.4 NiosⅡ单核SOPC生成 | 第49-51页 |
| 5.4 资源节点与NoC交换网络的挂接 | 第51-53页 |
| 5.4.1 资源网络接口的信号分配 | 第52-53页 |
| 5.4.2 Avalon总线时序设定 | 第53页 |
| 5.5 系统测试及结果分析 | 第53-55页 |
| 5.5.1 试验设置 | 第54页 |
| 5.5.2 试验结果分析 | 第54-55页 |
| 5.6 本章总结 | 第55-56页 |
| 第六章 总结与展望 | 第56-58页 |
| 6.1 论文总结 | 第56页 |
| 6.2 工作展望 | 第56-58页 |
| 参考文献 | 第58-60页 |
| 致谢 | 第60页 |