基于PXI示波器的模拟前端及ADC电路研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第1章 绪论 | 第8-11页 |
| ·国内外示波器的发展状况 | 第8-9页 |
| ·基于PXI 的虚拟示波器概述 | 第9-10页 |
| ·本课题设计目标 | 第10-11页 |
| 第2章 系统总体方案 | 第11-17页 |
| ·PXI 示波器系统设计的主要技术参数分析 | 第11-13页 |
| ·采样率和并行交替采样 | 第11-12页 |
| ·带宽 | 第12页 |
| ·分辨率 | 第12-13页 |
| ·存储深度 | 第13页 |
| ·示波器的总体结构 | 第13-14页 |
| ·PXI 接口 | 第14页 |
| ·调理通道和高速数据采集电路 | 第14-15页 |
| ·数据调理通道 | 第14-15页 |
| ·高速数据采集电路 | 第15页 |
| ·存储系统设计 | 第15-16页 |
| ·本章小结 | 第16-17页 |
| 第3章 调理通道电路和触发系统电路 | 第17-35页 |
| ·调理通道电路 | 第17-24页 |
| ·耦合 | 第17-18页 |
| ·输入阻抗选择电路 | 第18页 |
| ·衰减电路 | 第18-19页 |
| ·垂直偏移电路 | 第19-22页 |
| ·放大电路 | 第22-24页 |
| ·触发电路 | 第24-29页 |
| ·触发模式的分类 | 第24-27页 |
| ·触发的实现 | 第27-29页 |
| ·串行器件配置 | 第29-34页 |
| ·FPGA 与CPLD 间的串行通信 | 第30-33页 |
| ·串行器件的配置 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第4章 高速数据采集电路 | 第35-54页 |
| ·高速ADC 的选择 | 第35-38页 |
| ·ADC 的技术参数 | 第35-37页 |
| ·AT84AD001B 的性能及特点 | 第37页 |
| ·AT84AD001B 的内部结构和管脚 | 第37-38页 |
| ·ADC 的配置 | 第38-44页 |
| ·3WSI 功能配置 | 第38-42页 |
| ·ADC 寄存器配置参数微调 | 第42-43页 |
| ·3WSI 配置方式与ADC 配置的实现 | 第43-44页 |
| ·ADC 的工作模式 | 第44-47页 |
| ·并行交替采样 | 第44-45页 |
| ·ADC 工作模式的选择 | 第45-47页 |
| ·ADC 的外围电路 | 第47-51页 |
| ·ADC 的时钟电路设计 | 第47页 |
| ·ADC 的电源电路设计 | 第47-48页 |
| ·ADC 模拟输入端设计 | 第48-49页 |
| ·LVDS 输出与FPGA 接口 | 第49-51页 |
| ·软硬件结合调试 | 第51-53页 |
| ·本章小结 | 第53-54页 |
| 结论 | 第54-55页 |
| 参考文献 | 第55-58页 |
| 致谢 | 第58页 |
