| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-14页 |
| ·课题的背景来源 | 第11页 |
| ·高速数据采集国内外发展概况 | 第11-12页 |
| ·本课题研究的目的 | 第12页 |
| ·本文的研究内容和章节安排 | 第12-14页 |
| 第二章 高速信号采集系统方案及相关技术 | 第14-25页 |
| ·系统的设计指标要求 | 第14页 |
| ·高速信号采集系统方案 | 第14-21页 |
| ·方案一 | 第14-18页 |
| ·方案二 | 第18-19页 |
| ·方案三 | 第19-21页 |
| ·PCIE 概述 | 第21-24页 |
| ·PCI Express 技术特点 | 第22-23页 |
| ·PCI Express 简介 | 第23页 |
| ·PCI Express 总线的特点 | 第23页 |
| ·PCI Express 总线的前景 | 第23-24页 |
| ·总结 | 第24-25页 |
| 第三章 高速信号采集器硬件电路的设计 | 第25-40页 |
| ·高速信号采集器的总体设计 | 第25-27页 |
| ·设计指标要求 | 第25页 |
| ·总体硬件设计 | 第25-27页 |
| ·信号调理电路 | 第27-28页 |
| ·信号调理芯片选择 | 第27-28页 |
| ·信号调理电路设计 | 第28页 |
| ·ADC 电路设计 | 第28-30页 |
| ·ADC 芯片选择 | 第28-29页 |
| ·ADC 电路的设计 | 第29-30页 |
| ·FPGA 外围电路设计 | 第30-34页 |
| ·FPGA 器件选择 | 第31-33页 |
| ·FPGA 外围电路的设计 | 第33-34页 |
| ·DDR2 电路设计 | 第34-37页 |
| ·DDR2 基本介绍 | 第35-36页 |
| ·DDR2 芯片选择 | 第36-37页 |
| ·DDR2 电路设计 | 第37页 |
| ·高速 PCB 的设计 | 第37-39页 |
| ·高速 PCB 走线的设计 | 第38页 |
| ·器件的合理布局 | 第38-39页 |
| ·本章总结 | 第39-40页 |
| 第四章 高速信号采集器的 FPGA 逻辑设计 | 第40-61页 |
| ·采集器的 FPGA 整体设计 | 第40-41页 |
| ·FPGA 逻辑设计任务 | 第40-41页 |
| ·FPGA 逻辑设计实现方式 | 第41页 |
| ·模数转换器控制的 FPGA 逻辑设计 | 第41-43页 |
| ·基于 VHDL 的 DDR2 SDRAM 控制器设计 | 第43-54页 |
| ·DDR2 控制器的实现方式 | 第43-44页 |
| ·DDR2 控制器的整体设计 | 第44-45页 |
| ·DDR2 控制器的时钟产生模块 | 第45-46页 |
| ·DDR2 控制器的接口控制模块设计 | 第46-47页 |
| ·DDR2 控制器的功能实现模块设计 | 第47-54页 |
| ·PCI EXPRESS 接口的 FPGA 逻辑设计 | 第54-60页 |
| ·PCI EXPRESS 总线的控制方式 | 第54-55页 |
| ·PEX8311 接口的 FPGA 逻辑设计 | 第55-60页 |
| ·本章小节 | 第60-61页 |
| 第五章 采集器的调试与仿真 | 第61-65页 |
| ·DDR2 控制器的逻辑仿真 | 第61-63页 |
| ·PCI EXPRESS 接口逻辑的仿真 | 第63-64页 |
| ·本章小节 | 第64-65页 |
| 第六章 总结 | 第65-66页 |
| 致谢 | 第66-67页 |
| 参考文献 | 第67-69页 |