| 摘要 | 第1-6页 |
| ABSTRACT | 第6-11页 |
| 第一章 绪论 | 第11-15页 |
| ·课题背景及研究意义 | 第11-12页 |
| ·10G EPON 发展现状 | 第12-13页 |
| ·本论文主要工作及结构安排 | 第13-15页 |
| ·本论文主要研究任务 | 第13页 |
| ·本论文的结构安排 | 第13-15页 |
| 第二章 10G EPON 技术及 MAC 子层分析 | 第15-29页 |
| ·10G EPON 工作原理 | 第15-16页 |
| ·10G EPON 协议体系 | 第16-19页 |
| ·10G EPON 关键技术分析 | 第19-21页 |
| ·系统同步 | 第19页 |
| ·测距与延时补偿 | 第19-21页 |
| ·逻辑拓扑仿真 | 第21页 |
| ·多点控制协议 | 第21-26页 |
| ·MPCP 帧 | 第22页 |
| ·发现过程 | 第22-24页 |
| ·授权过程 | 第24-25页 |
| ·报告过程 | 第25-26页 |
| ·ONU 侧 MCA 层在芯片中的位置及其设计需求分析 | 第26-28页 |
| ·MAC 层实现在芯片中的位置 | 第26-27页 |
| ·设计需求分析 | 第27-28页 |
| ·本章小结 | 第28-29页 |
| 第三章 10G EPON ONU 侧 MAC 层设计实现 | 第29-64页 |
| ·MAC 层总体设计结构 | 第29-30页 |
| ·下行帧接收处理模块详细设计 | 第30-43页 |
| ·FCS 校验模块（FCS_CHK） | 第31-35页 |
| ·下行接收帧分类解析子模块（XG_MRP） | 第35-38页 |
| ·数据通路帧缓存子模块(XG_DRF) | 第38-42页 |
| ·非数据通路帧缓存子模块（RX_FIFO） | 第42-43页 |
| ·授权控制信号生成模块详细设计 | 第43-50页 |
| ·授权信号产生原理分析 | 第44-45页 |
| ·接口信号与时序 | 第45-47页 |
| ·授权缓存子模块（XG_GLF） | 第47-48页 |
| ·授权执行子模块（XG_TCM） | 第48-50页 |
| ·上行帧调度发送模块详细设计 | 第50-63页 |
| ·接口信号与时序 | 第51-52页 |
| ·数据帧发送缓存模块(XG_DTF) | 第52-54页 |
| ·非数据帧发送缓存模块（TX_FIFO） | 第54-58页 |
| ·报告帧发送缓存模块(XG_RPT) | 第58-59页 |
| ·调度模块（XG_TX_SCHD） | 第59-63页 |
| ·本章小结 | 第63-64页 |
| 第四章 10G EPON ONU 侧 MAC 层验证 | 第64-89页 |
| ·基于 VMM 验证架构的验证平台设计 | 第64-65页 |
| ·各组件详细设计 | 第65-76页 |
| ·数据通道激励设计 | 第66-67页 |
| ·总线功能模型设计 | 第67-75页 |
| ·参考模型的设计 | 第75-76页 |
| ·验证结果分析 | 第76-84页 |
| ·上行时序比对 | 第76-78页 |
| ·下行授权控制信号的比对 | 第78-79页 |
| ·下行数据通路比对 | 第79-81页 |
| ·上行通路数据比对 | 第81-84页 |
| ·异常场景分析 | 第84-85页 |
| ·验证完备性分析 | 第85-87页 |
| ·综合结果 | 第87-88页 |
| ·本章小结 | 第88-89页 |
| 第五章 总结与展望 | 第89-91页 |
| ·全文总结 | 第89-90页 |
| ·展望 | 第90-91页 |
| 致谢 | 第91-92页 |
| 参考文献 | 第92-95页 |
