| 摘要 | 第1-4页 |
| Abstract | 第4-8页 |
| 1 绪论 | 第8-16页 |
| ·研究背景 | 第8-9页 |
| ·伺服控制器的发展历史、现状及趋势 | 第9-12页 |
| ·伺服控制器的发展历史及现状 | 第9-10页 |
| ·伺服控制器的发展趋势 | 第10-12页 |
| ·课题概况 | 第12-16页 |
| ·系统的功能及控制原理 | 第12页 |
| ·系统关键器件的选择 | 第12-14页 |
| ·课题的目的和意义 | 第14-15页 |
| ·课题的研究任务 | 第15-16页 |
| 2 控制器总体方案设计 | 第16-21页 |
| ·控制器总体设计方案 | 第16-17页 |
| ·硬件总体设计方案 | 第17-18页 |
| ·软件总体设计方案 | 第18-19页 |
| ·设计指标 | 第19页 |
| ·关键技术 | 第19-21页 |
| 3 DSP硬件设计 | 第21-32页 |
| ·DSP芯片概述 | 第21-22页 |
| ·DSP芯片特点及其发展 | 第21-22页 |
| ·DSP芯片的选型 | 第22页 |
| ·TMS320VC33芯片简介 | 第22-23页 |
| ·DSP的硬件设计 | 第23-31页 |
| ·电源管理电路设计 | 第23-24页 |
| ·复位电路设计 | 第24页 |
| ·时钟电路设计 | 第24-25页 |
| ·JTAG电路 | 第25-26页 |
| ·外部存储器(FLASH和RAM)电路设计 | 第26-28页 |
| ·A/D电路设计 | 第28页 |
| ·D/A电路设计 | 第28-29页 |
| ·数字输入和数字输出电路设计 | 第29-30页 |
| ·与数据采集板通讯用双口RAM电路设计 | 第30-31页 |
| ·本章小结 | 第31-32页 |
| 4 CPLD模块设计 | 第32-43页 |
| ·可编程逻辑器件概述 | 第32-34页 |
| ·Altera CPLD的特点 | 第32-33页 |
| ·Altera器件的开发软件 | 第33页 |
| ·图形设计 | 第33-34页 |
| ·CPLD硬件设计 | 第34-42页 |
| ·复位信号逻辑模块 | 第35-37页 |
| ·D/A、A/D逻辑模块 | 第37-39页 |
| ·中断逻辑模块设计 | 第39-40页 |
| ·Flash逻辑模块设计 | 第40-41页 |
| ·DUAL—PORT RAM IDT7133逻辑模块设计 | 第41-42页 |
| ·本章小结 | 第42-43页 |
| 5 多层PCB电路设计 | 第43-48页 |
| ·引言 | 第43页 |
| ·印制电路板的设计流程 | 第43-44页 |
| ·原理图设计 | 第43页 |
| ·PCB电路板设计 | 第43-44页 |
| ·印制电路板的可靠性设计 | 第44-46页 |
| ·电磁兼容性分析 | 第46-47页 |
| ·多层布线在电磁兼容性设计中的应用 | 第46页 |
| ·Protel 99 se在电磁兼容中的应用 | 第46-47页 |
| ·本章小结 | 第47-48页 |
| 6 伺服控制板的调试及性能测试 | 第48-60页 |
| ·伺服控制板调试 | 第48-53页 |
| ·DSP基本工作电路的调试 | 第48页 |
| ·数据RAM的调试 | 第48-49页 |
| ·程序FLASH的调试和烧写 | 第49-51页 |
| ·数字输入和输出电路的调试 | 第51页 |
| ·双口RAM的调试 | 第51页 |
| ·D/A、A/D的调试 | 第51-53页 |
| ·系统性能测试 | 第53-59页 |
| ·三轴摇摆条件下稳瞄精度和跟踪精度测试 | 第53-57页 |
| ·电磁兼容性测试 | 第57-59页 |
| ·本章小结 | 第59-60页 |
| 7 结论 | 第60-62页 |
| ·课题完成情况 | 第60页 |
| ·课题的创新点 | 第60-62页 |
| 参考文献 | 第62-64页 |
| 攻读硕士学位期间发表的论文 | 第64-65页 |
| 致谢 | 第65-67页 |