| 摘要 | 第1-6页 |
| Abstract | 第6-7页 |
| 第1章 绪论 | 第7-13页 |
| ·动态随机存储器发展轨迹与应用现状 | 第7-9页 |
| ·嵌入式动态随机存储器的现状与未来发展 | 第9-11页 |
| ·论文的主要工作和技术要点 | 第11-12页 |
| ·论文的组织结构 | 第12-13页 |
| 第2章 动态随机存储器单元 | 第13-25页 |
| ·当前各种动态随机存储器单元结构介绍 | 第13-22页 |
| ·传统1T1C结构的DRAM介绍 | 第13-15页 |
| ·Mosys--1T SRAM介绍 | 第15-16页 |
| ·FBC介绍 | 第16-18页 |
| ·基于Gain cell结构单元系列介绍 | 第18-22页 |
| ·2T gain cell结构 | 第19-20页 |
| ·3T gain cell结构 | 第20-21页 |
| ·2T Asymmetric Gain Cell(AGC)结构 | 第21页 |
| ·各种动态随机存储器单元比较 | 第21-22页 |
| ·改进型2T GC单元 | 第22-25页 |
| 第3章 基于增益单元的eDRAM阵列架构及关键外围电路模块设计 | 第25-54页 |
| ·阵列架构及操作方式 | 第25-28页 |
| ·阵列架构介绍 | 第25-26页 |
| ·阵列单元读写方式描述 | 第26-28页 |
| ·外围电路模块框图及关键路径描述 | 第28-34页 |
| ·外围电路模块及阵列划分 | 第28-30页 |
| ·GC关键路径描述 | 第30-34页 |
| ·读写通路设计 | 第34-44页 |
| ·高速译码器设计 | 第44-47页 |
| ·传负压电路设计 | 第47-52页 |
| ·阵列单元测试 | 第52-54页 |
| 第4章 基于增益单元的高速低数据保持功耗eDRAM设计 | 第54-83页 |
| ·芯片SPEC | 第54-56页 |
| ·接口信号定义及说明 | 第56-57页 |
| ·芯片架构 | 第57-58页 |
| ·高速读写电路设计 | 第58-65页 |
| ·传统读电路存在的影响读速度的因素 | 第58-59页 |
| ·高速读电路设计 | 第59-61页 |
| ·传统写电路存在的影响写速度的因素 | 第61-63页 |
| ·高速写电路设计 | 第63-65页 |
| ·低功耗刷新方案 | 第65-71页 |
| ·传统的刷新方案面临功耗问题 | 第65页 |
| ·传统的电荷转移刷新方案 | 第65-66页 |
| ·紧凑式电荷转移刷新方案 | 第66-70页 |
| ·三种不同刷新方案比较 | 第70-71页 |
| ·芯片控制信号产生 | 第71-83页 |
| ·控制电路全局模块示意图及操作时序 | 第71-73页 |
| ·接口电路设计 | 第73-75页 |
| ·时序产生电路设计 | 第75-79页 |
| ·刷新电路设计 | 第79-81页 |
| ·紧凑式电荷转移控制信号的产生 | 第81-83页 |
| 第5章 总结与展望 | 第83-85页 |
| ·论文工作总结 | 第83页 |
| ·深入工作的设想 | 第83-85页 |
| 参考文献 | 第85-87页 |
| 致谢 | 第87-88页 |
