基于实时高可靠容错架构的通讯协议研究
| 摘要 | 第1-5页 |
| Abstract | 第5-8页 |
| 第一章 绪论 | 第8-12页 |
| ·研究背景 | 第8-9页 |
| ·课题研究的目的与意义 | 第9-10页 |
| ·本文工作 | 第10-11页 |
| ·论文组织结构 | 第11-12页 |
| 第二章 相关技术 | 第12-19页 |
| ·1553B 总线 | 第12-14页 |
| ·总线终端及拓扑 | 第12页 |
| ·总线消息 | 第12-14页 |
| ·容错概念及冗余技术 | 第14-15页 |
| ·容错的概念 | 第14页 |
| ·冗余技术 | 第14-15页 |
| ·同步技术 | 第15-17页 |
| ·时钟同步 | 第15-16页 |
| ·松散同步 | 第16-17页 |
| ·任务级同步 | 第17页 |
| ·可靠性模型 | 第17-18页 |
| ·本章小结 | 第18-19页 |
| 第三章 容错架构的形成及可靠性分析 | 第19-32页 |
| ·嵌入式计算机处理架构简介 | 第19-20页 |
| ·飞控计算机处理架构 | 第20-21页 |
| ·单处理机模式 | 第20-21页 |
| ·双处理机模式 | 第21页 |
| ·飞控计算机架构的冗余设计 | 第21-28页 |
| ·冗余设计原则 | 第22页 |
| ·架构可靠性薄弱环节 | 第22-23页 |
| ·单 BC+三冗余数据处理架构 | 第23-26页 |
| ·三 BC+三冗余数据处理架构 | 第26-28页 |
| ·架构可靠性分析 | 第28-31页 |
| ·单 BC+三冗余数据处理架构可靠性 | 第28-29页 |
| ·三 BC+三冗余数据处理架构可靠性 | 第29-31页 |
| ·本章小结 | 第31-32页 |
| 第四章 容错架构通讯协议设计及实验验证 | 第32-54页 |
| ·MCU 与 DPU 的交互方式设计 | 第32-37页 |
| ·中断方式 | 第33-34页 |
| ·查询方式 | 第34-37页 |
| ·交互帧结构设计 | 第37-39页 |
| ·输入数据帧结构 | 第37-38页 |
| ·输出数据帧结构 | 第38-39页 |
| ·通讯协议的同步机制 | 第39-43页 |
| ·同步设计 | 第40页 |
| ·通讯时序 | 第40-43页 |
| ·通讯协议的实现 | 第43-46页 |
| ·开发环境 | 第43页 |
| ·处理流程图及关键代码 | 第43-46页 |
| ·通讯协议的验证 | 第46-53页 |
| ·实验环境 | 第46-49页 |
| ·验证方案 | 第49-50页 |
| ·结果分析 | 第50-53页 |
| ·本章小结 | 第53-54页 |
| 第五章 总结与展望 | 第54-56页 |
| ·论文研究总结 | 第54-55页 |
| ·下一步的研究工作 | 第55-56页 |
| 参考文献 | 第56-59页 |
| 在校期间参与的项目与发表的论文 | 第59-60页 |
| 致谢 | 第60页 |
