远程抄表系统中抄表电路的FPGA实现
| 中文摘要 | 第1-4页 |
| 英文摘要 | 第4-5页 |
| 目录 | 第5-7页 |
| 第一章 绪论 | 第7-14页 |
| §1．1 远程抄表系统的国内外概况 | 第7-10页 |
| §1．2 远程抄表系统的基本结构及工作原理 | 第10-12页 |
| §1．3 终端抄表器的现状及课题的提出 | 第12-14页 |
| 第二章 抄表芯片实现的技术路径和方法 | 第14-25页 |
| §2．1 ASIC技术及设计方法 | 第14-16页 |
| §2．2 可编程器件及可编程ASIC | 第16-18页 |
| 2．2．1 可编程器件分类 | 第16页 |
| 2．2．2 现场可编程逻辑器件（FPGA） | 第16-18页 |
| §2．3 FPGA的技术特点及产品的选择 | 第18-25页 |
| 2．3．1 FPGA的主流产品 | 第18-19页 |
| 2．3．2 FPGA的结构 | 第19-20页 |
| 2．3．3 SRAM查找表结构的基本原理 | 第20-22页 |
| 2．3．4 FPGA设计流程 | 第22-25页 |
| 第三章 抄表芯片功能模块设计及通讯协议 | 第25-52页 |
| §3．1 抄表芯片电路功能和总体结构 | 第25-27页 |
| §3．2 抄表芯片电路各功能模块的设计 | 第27-44页 |
| 3．2．1 脉冲采集和计数模块 | 第27-30页 |
| 3．2．2 存储控制模块 | 第30-31页 |
| 3．2．3 显示模块 | 第31-34页 |
| 3．2．4 状态数据采集模块 | 第34页 |
| 3．2．5． 时段控制管理模块 | 第34-35页 |
| 3．2．6 通讯模块 | 第35-44页 |
| 3．2．6．1 上传数据帧组织模块 | 第36-38页 |
| 3．2．6．2 下传数据帧译码校验模块 | 第38-40页 |
| 3．2．6．3 串行接口模块 | 第40-44页 |
| §3．3 数据的通讯协议 | 第44-52页 |
| 3．3．1 链路层协议 | 第46-48页 |
| 3．3．2 应用层协议 | 第48-52页 |
| 第四章 电路的优化及相关措施 | 第52-62页 |
| §4．1 Verilog HDL的可综合设计 | 第52-53页 |
| §4．2 设计的优化 | 第53-58页 |
| §4．3 竞争与冒险带来的问题与克服方法 | 第58-62页 |
| §4．3．1 FPGA中的冒险现象 | 第58-59页 |
| §4．3．2 如何处理毛刺 | 第59-62页 |
| 第五章 功能模拟与测试验证 | 第62-69页 |
| §5．1 功能时序仿真 | 第62-65页 |
| §5．2 仿真系统验证 | 第65-69页 |
| 第六章 设计总结与展望 | 第69-71页 |
| §6．1 本次设计总结 | 第69页 |
| §6．2 抄表芯片的展望 | 第69-71页 |
| 参考文献 | 第71-73页 |
| 致谢 | 第73页 |
