| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第1章 绪论 | 第9-15页 |
| 1.1 研究背景和意义 | 第9-10页 |
| 1.2 国内外研究动态 | 第10-12页 |
| 1.3 本文研究内容 | 第12-15页 |
| 第2章 DAC概述 | 第15-25页 |
| 2.1 DAC的基本原理 | 第15-16页 |
| 2.2 DAC的常见结构类型 | 第16-20页 |
| 2.2.1 电压按比例缩放DAC | 第16-17页 |
| 2.2.2 电流按比例缩放DAC | 第17-19页 |
| 2.2.3 电荷按比例缩放DAC | 第19-20页 |
| 2.3 DAC的性能指标 | 第20-25页 |
| 2.3.1 静态性能指标 | 第20-21页 |
| 2.3.2 动态性能指标 | 第21-25页 |
| 第3章 12位500MS/s分段电流舵DAC的电路设计 | 第25-59页 |
| 3.1 本文提出的DAC系统框架 | 第25-28页 |
| 3.1.1 DAC的整体框架 | 第25-28页 |
| 3.1.2 设计指标 | 第28页 |
| 3.2 输入寄存器 | 第28-30页 |
| 3.2.1 输入寄存器电路设计 | 第28-29页 |
| 3.2.2 输入寄存器的仿真 | 第29-30页 |
| 3.3 本文提出的新型译码电路 | 第30-39页 |
| 3.3.1 传统译码电路结构 | 第30-31页 |
| 3.3.2 新型二进制码-温度码译码电路结构 | 第31-34页 |
| 3.3.3 新型分裂码译码电路结构 | 第34-37页 |
| 3.3.4 译码电路的仿真 | 第37-39页 |
| 3.4 锁存器 | 第39-43页 |
| 3.4.1 锁存器电路设计 | 第40-42页 |
| 3.4.2 锁存器的仿真 | 第42-43页 |
| 3.5 电流源阵列与开关 | 第43-49页 |
| 3.5.1 电流源阵列设计优化 | 第43-46页 |
| 3.5.2 差分开关设计优化 | 第46-49页 |
| 3.6 偏置电路 | 第49-57页 |
| 3.6.1 电压基准电路 | 第49-53页 |
| 3.6.2 电压-电流转换电路 | 第53-54页 |
| 3.6.3 偏置电路仿真 | 第54-57页 |
| 3.7 本章小结 | 第57-59页 |
| 第4章 本文DAC系统仿真与版图设计优化 | 第59-75页 |
| 4.1 本文DAC电路系统仿真 | 第59-64页 |
| 4.1.1 静态特性仿真 | 第59-60页 |
| 4.1.2 动态特性仿真 | 第60-63页 |
| 4.1.3 功耗 | 第63-64页 |
| 4.2 本文DAC版图设计优化 | 第64-71页 |
| 4.2.1 关键电路的版图 | 第66-68页 |
| 4.2.2 整体DAC的版图 | 第68-71页 |
| 4.3 考虑寄生参数的DAC系统仿真 | 第71-73页 |
| 4.4 本章总结 | 第73-75页 |
| 第5章 DAC芯片测试 | 第75-85页 |
| 5.1 DAC封装测试方案 | 第75-80页 |
| 5.1.1 DAC的测试参数 | 第76页 |
| 5.1.2 DAC的参数测试方案 | 第76-77页 |
| 5.1.3 DAC的整体测试方案 | 第77-80页 |
| 5.2 DAC测试结果分析与比较 | 第80-83页 |
| 5.2.1 静态特性测试结果 | 第80-81页 |
| 5.2.2 动态特性测试结果 | 第81-82页 |
| 5.2.3 功耗 | 第82页 |
| 5.2.4 测试结果分析 | 第82-83页 |
| 5.3 本章小结 | 第83-85页 |
| 第6章 总结与展望 | 第85-87页 |
| 6.1 工作总结 | 第85-86页 |
| 6.2 后续工作展望 | 第86-87页 |
| 参考文献 | 第87-91页 |
| 附录 | 第91-93页 |
| 攻读学位期间取得的研究成果 | 第93-95页 |
| 致谢 | 第95-96页 |