8mm频率合成器技术研究
| 摘要 | 第5-6页 |
| ABSTRACT | 第6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 频率综合理论介绍 | 第9-10页 |
| 1.2 现代频率合成器的发展情况 | 第10-12页 |
| 1.3 本论文的主要内容 | 第12-14页 |
| 第二章 频率合成技术基本理论 | 第14-26页 |
| 2.1 锁相环式频率合成技术简介 | 第14-18页 |
| 2.1.1 锁相环路的基本结构 | 第14-16页 |
| 2.1.2 锁相环路的性能分析 | 第16-18页 |
| 2.2 直接数字频率合成技术简介 | 第18-22页 |
| 2.2.1 DDS的基本结构及原理 | 第18-19页 |
| 2.2.2 理想DDS的频谱分析 | 第19-21页 |
| 2.2.3 非理想DDS的频谱分析 | 第21-22页 |
| 2.3 混合频率合成技术简介 | 第22-25页 |
| 2.3.1 DDS+DS混合频率合成技术 | 第22-23页 |
| 2.3.2 DDS+PLL混合频率合成技术 | 第23-25页 |
| 2.4 本章小结 | 第25-26页 |
| 第三章 低温共烧陶瓷（LTCC）技术简介 | 第26-29页 |
| 3.1 LTCC工艺实现流程 | 第26-27页 |
| 3.2 LTCC基板基本材料 | 第27页 |
| 3.3 LTCC技术特点 | 第27-29页 |
| 第四章 频率源方案的设计与验证 | 第29-73页 |
| 4.1 X波段扫频源的方案设计及验证 | 第29-46页 |
| 4.1.1 X波段扫频源方案设计 | 第29-30页 |
| 4.1.2 X波段扫频源指标核算 | 第30-35页 |
| 4.1.3 X波段扫频源的实现 | 第35-44页 |
| 4.1.4 X波段扫频源测试及结果分析 | 第44-46页 |
| 4.2 改进方案的设计及验证 | 第46-54页 |
| 4.2.1 引入锁相环的跳频时间验证 | 第46-50页 |
| 4.2.2 改进方案设计 | 第50-51页 |
| 4.2.3 改进方案指标核算 | 第51-54页 |
| 4.3 基于改进方案的功能电路实现 | 第54-67页 |
| 4.3.1 FPGA+DDS模块 | 第54-58页 |
| 4.3.2 晶振10倍频模块 | 第58-59页 |
| 4.3.3 变频模块 | 第59-65页 |
| 4.3.4 Ka波段3倍频模块 | 第65-67页 |
| 4.4 小型化设计的探索 | 第67-73页 |
| 第五章 测试结果与分析 | 第73-84页 |
| 5.1 实物照片 | 第73页 |
| 5.2 测试结果 | 第73-80页 |
| 5.2.1 X波段输出测试结果 | 第74-78页 |
| 5.2.2 Ka波段输出测试结果 | 第78-80页 |
| 5.3 结果分析 | 第80-84页 |
| 5.3.1 相位噪声结果分析 | 第80-81页 |
| 5.3.2 杂散结果分析 | 第81-83页 |
| 5.3.3 下一步工作的建议 | 第83-84页 |
| 第六章 总结 | 第84-85页 |
| 致谢 | 第85-86页 |
| 参考文献 | 第86-89页 |
| 攻读硕士学位期间取得的成果 | 第89-90页 |
| 附录 扫频源下位机关键程序 | 第90-95页 |
