首页--工业技术论文--无线电电子学、电信技术论文--微电子学、集成电路(IC)论文--大规模集成电路、超大规模集成电路论文

专用三维片上网络拓扑生成与布图规划

摘要第4-5页
ABSTRACT第5页
缩略词第11-12页
第一章 绪论第12-19页
    1.1 片上网络概述第12-15页
        1.1.1 三维片上网络技术第13页
        1.1.2 专用片上网络的设计流程第13-15页
    1.2 国内外研究现状第15-18页
        1.2.1 二维片上网络拓扑生成方法第16-17页
        1.2.2 布图规划方法第17页
        1.2.3 专用三维片上网络拓扑生成与布图规划方法第17-18页
    1.3 论文的研究内容第18页
    1.4 论文的组织结构第18-19页
第二章 基于B*-tree结构的IP核分层与布局第19-34页
    2.1 IP核分层与布局问题描述第19-20页
    2.2 IP核分层与布局的总体思路第20-21页
    2.3 B*-tree表示法第21-22页
    2.4 簇划分算法第22-23页
    2.5 基于B*-tree结构的IP核分层与布局方法第23-30页
        2.5.1 IP核布局初始解生成第24-26页
        2.5.2 IP核布局临近解生成第26页
        2.5.3 优化目标计算第26-30页
    2.6 实验结果与实例分析第30-33页
        2.6.1 实验环境第30页
        2.6.2 面向VOPD应用的实验结果第30-32页
        2.6.3 面向其他应用的实验结果第32-33页
    2.7 本章小结第33-34页
第三章 NoC路由器和网络接口的插入与合并第34-46页
    3.1 相关研究工作第34页
    3.2 基于遗传算法的路由器和网络接口的插入第34-39页
        3.2.1 总体方法思路第34-36页
        3.2.2 基于遗传算法的路由器和网络接口的插入方法第36-39页
    3.3 路由器合并第39-42页
        3.3.1 路由器合并对TSV的影响第40页
        3.3.2 路由器合并算法第40-42页
    3.4 实验结果与实例分析第42-45页
        3.4.1 VOPD测试应用实验结果第42-45页
        3.4.2 面向其他应用的实验结果第45页
    3.5 本章小结第45-46页
第四章 片上网络路径分配第46-55页
    4.1 问题提出和相关研究第46-47页
    4.2 路径分配问题形式化表述第47-48页
    4.3 路径分配算法第48-52页
        4.3.1 无死锁分析第48-50页
        4.3.2 路径分配算法第50-52页
    4.4 实验结果与分析第52-54页
        4.4.1 面向VOPD应用的实验结果第52-53页
        4.4.2 面向其他应用的实验结果第53-54页
    4.5 本章小结第54-55页
第五章 基于Nirgam的专用NoC仿真器的设计与实现第55-72页
    5.1 仿真器Nirgam概述第55-59页
        5.1.1 Nirgam仿真器的架构第55-56页
        5.1.2 Nirgam 支持的拓扑结构第56-57页
        5.1.3 Nirgam支持的路由算法第57-59页
    5.2 基于Nirgam的专用NoC仿真器的设计第59-65页
        5.2.1 配置文件第59-61页
        5.2.2 专用拓扑结构的实现第61-64页
        5.2.3 路由算法的实现第64-65页
    5.3 仿真结果与分析第65-71页
        5.3.1 面向VOPD应用的仿真结果第65-68页
        5.3.2 面向其他应用的仿真结果第68-71页
    5.4 本章小结第71-72页
第六章 总结与展望第72-74页
    6.1 论文总结第72-73页
    6.2 工作展望第73-74页
参考文献第74-78页
致谢第78-79页
在学期间的研究成果及发表的学术论文第79页

论文共79页,点击 下载论文
上一篇:12 bit Pipeline ADC中采样保持电路的设计
下一篇:某大功率脉冲调制器的设计、仿真与控制实现