高k栅介质MOS器件栅极泄漏电流的分析与建模
| 摘要 | 第1-4页 |
| ABSTRACT | 第4-7页 |
| 第一章 绪论 | 第7-17页 |
| ·研究背景及意义 | 第7-11页 |
| ·氧化层的等比例缩小 | 第8-9页 |
| ·栅极漏电流与静态功耗 | 第9-11页 |
| ·新型高k 栅介质 | 第11-14页 |
| ·高k 栅介质代替SiO_2 的要求 | 第11-13页 |
| ·高k 栅介质所面临的可靠性问题 | 第13-14页 |
| ·本论文的研究内容及安排 | 第14-17页 |
| 第二章 高k 栅介质的制备 | 第17-25页 |
| ·高k 栅介质薄膜制备方法 | 第17-20页 |
| ·传统制备方法 | 第17-18页 |
| ·ALD 工艺的基本原理 | 第18-19页 |
| ·ALD 工艺过程及工艺特点 | 第19-20页 |
| ·原子层淀积技术在高k 栅介质生长工艺中的应用 | 第20-23页 |
| ·高k 栅介质的ALD 生长过程 | 第20-22页 |
| ·ALD 工艺中界面层的生成 | 第22-23页 |
| ·小结 | 第23-25页 |
| 第三章 薄栅MOS 器件中的栅极漏电流 | 第25-43页 |
| ·薄栅MOS 器件栅极漏电原理 | 第25-32页 |
| ·半导体中隧穿效应 | 第25-26页 |
| ·F-N 隧穿效应 | 第26-28页 |
| ·直接隧穿效应 | 第28-32页 |
| ·高k 栅介质MOS 器件栅极漏电机理 | 第32-41页 |
| ·高k 栅介质中存在的导电结构 | 第32-35页 |
| ·高k 栅介质漏电流的判别 | 第35-39页 |
| ·应力对隧穿电流的影响 | 第39-41页 |
| ·小结 | 第41-43页 |
| 第四章 高k 栅介质隧穿电流模型 | 第43-63页 |
| ·隧穿原理与建模 | 第43-49页 |
| ·隧穿的基本原理 | 第44-45页 |
| ·量子束缚效应 | 第45-46页 |
| ·反型层二维电子气 | 第46-48页 |
| ·隧穿模型的建立 | 第48-49页 |
| ·模型的简化与数值计算 | 第49-59页 |
| ·循环迭代算法的基本思想 | 第49-51页 |
| ·循环迭代算法中的数值计算 | 第51-57页 |
| ·界面碰撞频率与隧穿几率的计算 | 第57-59页 |
| ·模型结果与分析 | 第59-61页 |
| ·小结 | 第61-63页 |
| 第五章 结论 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 攻读硕士学位期间的研究成果 | 第71-72页 |
