| 摘要 | 第1-6页 |
| ABSTRACT | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·论文的研究背景及意义 | 第9-10页 |
| ·CCD信号采集处理系统研究现状 | 第10-12页 |
| ·本论文的研究内容及结构安排 | 第12-15页 |
| 第二章 硬件系统设计介绍 | 第15-21页 |
| ·CCD信号采集板介绍 | 第15-16页 |
| ·数字信号处理板介绍 | 第16-20页 |
| ·小结 | 第20-21页 |
| 第三章 CPLD与FPGA的软件设计与调试 | 第21-41页 |
| ·CPLD与FPGA的设计开发流程 | 第21-24页 |
| ·基于MaxII系列CPLD的CCD驱动与采样时序设计 | 第24-33页 |
| ·MaxII系列CPLD介绍 | 第24-26页 |
| ·TCD1209D的工作时序分析 | 第26-27页 |
| ·AD9445 采样的时序与数据输出分析 | 第27-29页 |
| ·基于Verilog HDL的CCD驱动与ADC采样时序设计 | 第29-33页 |
| ·基于CycloneIII系列FPGA的高速采集模块设计 | 第33-40页 |
| ·CycloneIII系列FPGA介绍 | 第33-34页 |
| ·基于Verilog HDL的FPGA设计 | 第34-40页 |
| ·小结 | 第40-41页 |
| 第四章 网络接口的通信软件设计 | 第41-55页 |
| ·TCP/IP协议与局域网介绍 | 第41-42页 |
| ·W5100 芯片及寄存器控制 | 第42-46页 |
| ·TS-101 结构特点与开发软件介绍 | 第46-48页 |
| ·W5100 与DSP的通信设计 | 第48-52页 |
| ·UDP模式的实现 | 第49-50页 |
| ·TCP模式的实现 | 第50-52页 |
| ·W5100 与计算机的通信设计 | 第52-53页 |
| ·小结 | 第53-55页 |
| 第五章 系统测试 | 第55-63页 |
| ·系统在高速工作下的性能测试 | 第55-60页 |
| ·信号的高速采集测试 | 第55-56页 |
| ·网络接口与局域网测试 | 第56-60页 |
| ·系统对光强分布的测量 | 第60-62页 |
| ·小结 | 第62-63页 |
| 结束语 | 第63-65页 |
| 致谢 | 第65-67页 |
| 参考文献 | 第67-71页 |
| 研究生在读期间研究成果 | 第71-72页 |
