| 摘要 | 第4-6页 |
| abstract | 第6-7页 |
| 第一章 绪论 | 第11-18页 |
| 1.1 论文的研究背景 | 第11-13页 |
| 1.2 国内外研究现状 | 第13-16页 |
| 1.3 课题来源及研究内容 | 第16-18页 |
| 第二章 SOC体系结构中的AXI总线研究 | 第18-32页 |
| 2.1 AXI总线结构 | 第18-25页 |
| 2.1.1 AXI总线传输通道 | 第18-19页 |
| 2.1.2 读/写操作流程 | 第19-21页 |
| 2.1.3 通道信号描述 | 第21-25页 |
| 2.1.4 AXI总线互连结构 | 第25页 |
| 2.2 通道握手协议 | 第25-27页 |
| 2.3 AXI总线读/写时序要求 | 第27-28页 |
| 2.4 基于AXI总线的SOC体系结构概述 | 第28-29页 |
| 2.5 共享存储的核间通信结构 | 第29-31页 |
| 2.6 本章小结 | 第31-32页 |
| 第三章 CQ交换结构模型的研究 | 第32-43页 |
| 3.1 CQ型交换结构概述 | 第32-34页 |
| 3.2 CQ模型的研究与构建 | 第34-39页 |
| 3.2.1 M/M/1 排队模型 | 第34-35页 |
| 3.2.2 排队模型的性能分析 | 第35-37页 |
| 3.2.3 CQ模型的研究 | 第37-38页 |
| 3.2.4 CQ模型的构建 | 第38-39页 |
| 3.3 模型的仿真结果与分析 | 第39-42页 |
| 3.4 本章小结 | 第42-43页 |
| 第四章 内置CQ的AXI总线结构设计 | 第43-59页 |
| 4.1 片上通信的整体架构 | 第43-44页 |
| 4.2 核间通信模块 | 第44-45页 |
| 4.3 轮询仲裁器模块 | 第45-47页 |
| 4.4 SLAVE接口模块设计 | 第47-51页 |
| 4.4.1 存储型Slave接口模块 | 第47-49页 |
| 4.4.2 外设型Slave接口模块 | 第49-51页 |
| 4.5 AXI总线传输通道设计 | 第51-57页 |
| 4.5.1 地址通道结构 | 第51-54页 |
| 4.5.2 写数据通道结构 | 第54-55页 |
| 4.5.3 写返回通道结构 | 第55-56页 |
| 4.5.4 读数据通道结构 | 第56-57页 |
| 4.6 本章小结 | 第57-59页 |
| 第五章 内置CQ的AXI总线结构的仿真与验证 | 第59-74页 |
| 5.1 逻辑仿真 | 第59-63页 |
| 5.1.1 主-从模块间通信的仿真 | 第59-62页 |
| 5.1.2 主模块之间通信的仿真 | 第62-63页 |
| 5.2 FPGA验证 | 第63-72页 |
| 5.2.1 联合验证平台搭建 | 第64-66页 |
| 5.2.2 RTL代码由ASIC风格转变为FPGA风格 | 第66页 |
| 5.2.3 验证流程 | 第66-67页 |
| 5.2.4 核间通信模块的验证 | 第67-69页 |
| 5.2.5 存储型Slave接口的验证 | 第69-70页 |
| 5.2.6 外设型Slave接口的验证 | 第70-72页 |
| 5.3 结果与分析 | 第72-73页 |
| 5.4 本章小结 | 第73-74页 |
| 第六章 总结与展望 | 第74-76页 |
| 6.1 总结 | 第74-75页 |
| 6.2 展望 | 第75-76页 |
| 参考文献 | 第76-79页 |
| 攻读硕士学位期间公开发表的学术论文 | 第79-80页 |
| 附录 | 第80-82页 |
| 致谢 | 第82-83页 |