射频接收机中连续时间带通Δ∑调制器设计
| 摘要 | 第5-6页 |
| Abstract | 第6页 |
| 第一章 绪论 | 第9-15页 |
| 1.1 研究背景 | 第9-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 论文研究内容及研究目标 | 第12-13页 |
| 1.4 论文组织结构 | 第13-15页 |
| 第二章 △∑调制器概述 | 第15-35页 |
| 2.1 ADC的基本原理和性能指标 | 第15-18页 |
| 2.1.1 采样定理与频谱混叠 | 第15页 |
| 2.1.2 量化噪声 | 第15-17页 |
| 2.1.3 ADC的性能指标 | 第17-18页 |
| 2.2 △∑调制器的基本原理 | 第18-23页 |
| 2.2.1 过采样原理 | 第18页 |
| 2.2.2 噪声整形原理 | 第18-21页 |
| 2.2.3 高阶调制器 | 第21-22页 |
| 2.2.4 调制器的稳定性 | 第22-23页 |
| 2.3 连续时间调制器 | 第23-26页 |
| 2.4 调制器的拓扑结构 | 第26-30页 |
| 2.4.1 前馈结构 | 第26-27页 |
| 2.4.2 反馈结构 | 第27-28页 |
| 2.4.3 混合结构 | 第28-29页 |
| 2.4.4 级联结构 | 第29-30页 |
| 2.5 复数AE调制器 | 第30-33页 |
| 2.5.1 复数信号 | 第31页 |
| 2.5.2 复数滤波器 | 第31-32页 |
| 2.5.3 复数△∑调制器系统结构 | 第32-33页 |
| 2.6 本章小结 | 第33-35页 |
| 第三章 连续时间带通△∑调制器系统设计 | 第35-55页 |
| 3.1 结构参数的选取 | 第35页 |
| 3.2 拓扑结构的选取 | 第35-36页 |
| 3.3 离散时间到连续时间的转换 | 第36-37页 |
| 3.4 系统设计 | 第37-46页 |
| 3.4.1 五阶低通△∑调制器 | 第37-40页 |
| 3.4.2 △∑调制器结构内部系数的缩放 | 第40-44页 |
| 3.4.3 复数带通△∑调制器的实现 | 第44-46页 |
| 3.5 模块非理想特性的仿真 | 第46-54页 |
| 3.5.1 运放有限直流增益的影响 | 第46-47页 |
| 3.5.2 运放有限增益带宽积的影响 | 第47-48页 |
| 3.5.3 积分器增益误差的影响 | 第48-49页 |
| 3.5.4 环路延时及时钟抖动的影响 | 第49-51页 |
| 3.5.5 反馈DAC失配的影响 | 第51-52页 |
| 3.5.6 I、Q两路失配的影响 | 第52-54页 |
| 3.6 本章小结 | 第54-55页 |
| 第四章 连续时间带通△∑调制器电路设计 | 第55-69页 |
| 4.1 系统的电路结构 | 第55页 |
| 4.2 △∑调制器电路设计 | 第55-66页 |
| 4.2.1 第一级有源RC积分器设计 | 第55-58页 |
| 4.2.2 Gm单元设计 | 第58-60页 |
| 4.2.3 Gm单元调谐电路设计 | 第60-61页 |
| 4.2.4 量化器设计 | 第61-64页 |
| 4.2.5 反馈DAC设计 | 第64-66页 |
| 4.3 性能仿真 | 第66-68页 |
| 4.4 本章小结 | 第68-69页 |
| 第五章 版图设计及芯片测试 | 第69-77页 |
| 5.1 模拟电路版图设计要点 | 第69-71页 |
| 5.2 △∑调制器版图实现 | 第71-72页 |
| 5.3 △∑调制器版图后仿真 | 第72-73页 |
| 5.4 芯片测试 | 第73-76页 |
| 5.4.1 测试系统 | 第73-74页 |
| 5.4.2 测试结果 | 第74-76页 |
| 5.5 本章小结 | 第76-77页 |
| 第六章 总结与展望 | 第77-79页 |
| 6.1 论文工作总结 | 第77页 |
| 6.2 工作展望 | 第77-79页 |
| 致谢 | 第79-81页 |
| 参考文献 | 第81-83页 |
