基于FPGA的多路地震数据采集节点研究与设计
| 摘要 | 第4-6页 |
| Abstract | 第6-7页 |
| 第1章 引言 | 第10-15页 |
| 1.1 研究背景与意义 | 第10-11页 |
| 1.2 国内外研究现状 | 第11-12页 |
| 1.3 主要研究内容 | 第12-13页 |
| 1.4 论文研究成果 | 第13页 |
| 1.5 文章结构安排 | 第13-15页 |
| 第2章 总体方案设计 | 第15-18页 |
| 2.1 仪器结构设计 | 第15页 |
| 2.2 采集节点方案设计 | 第15-16页 |
| 2.3 数据暂存方案设计 | 第16-17页 |
| 2.4 本章小结 | 第17-18页 |
| 第3章 采集节点关键电路设计 | 第18-25页 |
| 3.1 FPGA信号处理电路 | 第18-22页 |
| 3.1.1 FPGA器件的选择 | 第18-20页 |
| 3.1.2 FPGA配置电路设计 | 第20-21页 |
| 3.1.3 FPGA电源电路设计 | 第21-22页 |
| 3.2 ADC采样电路设计 | 第22页 |
| 3.3 SDRAM接口电路设计 | 第22-23页 |
| 3.4 RS485传输电路设计 | 第23-24页 |
| 3.5 本章小结 | 第24-25页 |
| 第4章 数字信号处理模块设计 | 第25-42页 |
| 4.1 FPGA设计基础 | 第25-27页 |
| 4.1.1 FPGA设计流程 | 第25-26页 |
| 4.1.2 嵌入式逻辑分析仪 | 第26-27页 |
| 4.1.3 状态机设计思想 | 第27页 |
| 4.2 数字时钟管理器 | 第27-28页 |
| 4.3 ADC控制器设计 | 第28-29页 |
| 4.3.1 ADS1252采样时序分析 | 第28-29页 |
| 4.3.2 ADS1252状态机设计 | 第29页 |
| 4.4 并串转换模块设计 | 第29页 |
| 4.5 异步FIFO存储器设计 | 第29-36页 |
| 4.5.1 异步FIFO存储器结构 | 第30-31页 |
| 4.5.2 异步FIFO存储器设计要点 | 第31-32页 |
| 4.5.3 异步FIFO存储器实现 | 第32-36页 |
| 4.6 SDRAM控制器设计 | 第36-39页 |
| 4.6.1 SDRAM控制模块设计 | 第37-38页 |
| 4.6.2 SDRAM仲裁器模块设计 | 第38-39页 |
| 4.7 RS485控制器设计 | 第39-41页 |
| 4.7.1 RS485发送模块设计 | 第39-40页 |
| 4.7.2 RS485接收模块设计 | 第40-41页 |
| 4.8 本章小结 | 第41-42页 |
| 第5章 系统仿真与测试 | 第42-48页 |
| 5.1 ADS1252仿真与测试 | 第42-44页 |
| 5.1.1 ADS1252仿真波形测试 | 第42页 |
| 5.1.2 并行采集测试 | 第42-44页 |
| 5.2 异步FIFO仿真与测试 | 第44-46页 |
| 5.2.1 异步FIFO性能对比测试 | 第44页 |
| 5.2.2 异步FIFO仿真波形测试 | 第44-46页 |
| 5.3 SDRAM仿真与测试 | 第46-47页 |
| 5.4 RS485仿真与测试 | 第47页 |
| 5.5 本章小结 | 第47-48页 |
| 结论 | 第48-49页 |
| 致谢 | 第49-50页 |
| 参考文献 | 第50-52页 |
| 攻读学位期间取得学术成果 | 第52页 |
