| 致谢 | 第5-6页 |
| 摘要 | 第6-8页 |
| Abstract | 第8-9页 |
| 1 绪论 | 第15-21页 |
| 1.1 课题研究背景和意义 | 第15-16页 |
| 1.2 LDPC/Turbo双模译码器的研究现状 | 第16-17页 |
| 1.3 离散密度进化理论研究现状 | 第17-19页 |
| 1.4 本课题研究内容及安排 | 第19-21页 |
| 2 LDPC码和Turbo码的基本原理 | 第21-28页 |
| 2.1 LDPC码的基本理论 | 第21-24页 |
| 2.1.1 LDPC码校验矩阵表示 | 第22页 |
| 2.1.2 LDPC码的度分析 | 第22-24页 |
| 2.2 Turbo码的基本理论 | 第24-27页 |
| 2.2.1 Turbo码的因子图表示法 | 第24-25页 |
| 2.2.2 Turbo码的内置交织器 | 第25-26页 |
| 2.2.3 Turbo码的迭代停止准则 | 第26-27页 |
| 2.3 本章小结 | 第27-28页 |
| 3 编译码器设计与FPGA实现 | 第28-43页 |
| 3.1 系统结构 | 第28-30页 |
| 3.2 多码率编码器设计 | 第30-34页 |
| 3.2.1 编码器算法原理 | 第30页 |
| 3.2.2 编码器结构设计与分析 | 第30-33页 |
| 3.2.3 多码率编码器结果分析 | 第33-34页 |
| 3.3 LDPC/Turbo双模译码器共用单元 | 第34-42页 |
| 3.3.1 SISO阵列 | 第35-37页 |
| 3.3.2 输入缓存单元 | 第37-38页 |
| 3.3.3 解复接单元 | 第38-39页 |
| 3.3.4 后验信息存储单元 | 第39页 |
| 3.3.5 交织器 | 第39-40页 |
| 3.3.6 双模译码器测试结果分析 | 第40-42页 |
| 3.4 本章小结 | 第42-43页 |
| 4 离散密度进化理论 | 第43-73页 |
| 4.1 离散密度进化理论 | 第43-51页 |
| 4.1.1 连续密度进化理论 | 第43-47页 |
| 4.1.2 非规则码的密度进化分析 | 第47-48页 |
| 4.1.3 归一化最小和算法与偏移最小和算法的密度进化分析 | 第48-49页 |
| 4.1.4 离散密度进化理论分析 | 第49-51页 |
| 4.2 基于DDE理论的最大迭代次数分析 | 第51-53页 |
| 4.2.1 门限值分析 | 第51页 |
| 4.2.2 DDE理论的改进 | 第51-53页 |
| 4.3 基于DDE理论的TDMP算法分析 | 第53-60页 |
| 4.3.1 TDMP算法 | 第53-55页 |
| 4.3.2 TDMP算法的DDE理论推导 | 第55-60页 |
| 4.4 结果分析 | 第60-72页 |
| 4.4.1 离散密度进化理论分析仿真 | 第60-62页 |
| 4.4.2 基于DDE理论的最大迭代次数分析结果 | 第62-64页 |
| 4.4.3 基于DDE理论的TDMP算法分析仿真结果 | 第64-69页 |
| 4.4.4 LDPC/Turbo双模译码器的综合结果分析 | 第69-72页 |
| 4.5 本章小结 | 第72-73页 |
| 5 总结与展望 | 第73-75页 |
| 5.1 研究总结 | 第73页 |
| 5.2 需进一步研究的内容 | 第73-75页 |
| 参考文献 | 第75-80页 |
| 作者简历 | 第80页 |
