基于FPGA的高速数据采集卡的设计
| 摘要 | 第8-10页 |
| ABSTRACT | 第10-11页 |
| 第一章 绪论 | 第12-15页 |
| 1.1 课题背景及研究意义 | 第12-13页 |
| 1.2 国内外研究现状 | 第13页 |
| 1.3 论文方案与论文结构 | 第13-15页 |
| 第二章 高速数据采集卡的设计方案 | 第15-19页 |
| 2.1 数据分存模块 | 第15-16页 |
| 2.2 数据整合模块 | 第16-18页 |
| 2.3 本章小结 | 第18-19页 |
| 第三章 数据存储模块的设计 | 第19-38页 |
| 3.1 SD存储卡 | 第19-22页 |
| 3.1.1 SD存储卡结构 | 第19-20页 |
| 3.1.2 SD卡内部寄存器 | 第20-22页 |
| 3.2 SD卡命令 | 第22-23页 |
| 3.3 SD卡控制器的设计 | 第23-36页 |
| 3.3.1 命令传输主机模块设计 | 第24-28页 |
| 3.3.2 命令传输从机模块设计 | 第28-31页 |
| 3.3.3 数据传输模块设计 | 第31-34页 |
| 3.3.4 CRC-7校验模块设计 | 第34-35页 |
| 3.3.5 CRC-16校验模块设计 | 第35页 |
| 3.3.6 时钟分频器模块设计 | 第35-36页 |
| 3.4 数据缓存FIFO | 第36-37页 |
| 3.5 本章小结 | 第37-38页 |
| 第四章 数据存取的实现和文件系统的建立 | 第38-50页 |
| 4.1 数据存取操作 | 第38-47页 |
| 4.1.1 初始化流程 | 第39-40页 |
| 4.1.2 读写准备流程 | 第40-42页 |
| 4.1.3 写数据流程 | 第42-44页 |
| 4.1.4 读数据流程 | 第44-45页 |
| 4.1.5 写FAT和根目录流程 | 第45-47页 |
| 4.2 文件系统介绍 | 第47-49页 |
| 4.2.1 文件系统详述 | 第47-48页 |
| 4.2.2 写文件系统 | 第48-49页 |
| 4.3 本章小结 | 第49-50页 |
| 第五章 仿真与验证 | 第50-56页 |
| 5.1 功能仿真 | 第50-51页 |
| 5.1.1 数据分流器的仿真 | 第50页 |
| 5.1.2 数据整流器的仿真 | 第50-51页 |
| 5.1.3 SD控制器的功能仿真 | 第51页 |
| 5.2 硬件平台验证 | 第51-55页 |
| 5.2.1 数据存取模块验证 | 第52-54页 |
| 5.2.2 方案性能分析 | 第54-55页 |
| 5.3 本章小结 | 第55-56页 |
| 第六章 总结展望 | 第56-58页 |
| 参考文献 | 第58-61页 |
| 致谢 | 第61-62页 |
| 攻读硕士学位期间申请的专利 | 第62-63页 |
| 学位论文评阅及答辩情况表 | 第63页 |
