| 中文摘要 | 第1-3页 |
| 英文摘要 | 第3-6页 |
| 第一章 绪论 | 第6-13页 |
| §1．1 ATSC-VSB的地面传输系统介绍 | 第6-9页 |
| §1．1．1 发射机功能模块介绍 | 第7-8页 |
| §1．1．2 接收机功能模块介绍 | 第8-9页 |
| §1．2 深亚微米工艺下的EDA设计方法 | 第9-11页 |
| §1．3 本文的主要工作 | 第11-13页 |
| 第二章 锁相环 | 第13-30页 |
| §2．1 锁相环的原理 | 第13-15页 |
| §2．2 锁相环的性能分析 | 第15-30页 |
| §2．2．1 跟踪特性 | 第15-20页 |
| §2．2．1．1 线性相位模型与传递函数 | 第15-16页 |
| §2．2．1．2 理想二阶锁相环的传递函数 | 第16页 |
| §2．2．1．3 理想二阶锁相环的频率响应 | 第16-18页 |
| §2．2．1．4 理想二阶锁相环在输入暂态信号下的稳态相位误差 | 第18-19页 |
| §2．2．1．5 理想二阶锁相环的同步带 | 第19-20页 |
| §2．2．2 噪声特性 | 第20-24页 |
| §2．2．2．1 环路噪声相位模型 | 第20-21页 |
| §2．2．2．2 对输入白高斯噪声的线性过滤特性 | 第21-24页 |
| §2．2．3 捕获特性 | 第24-27页 |
| §2．2．3．1 捕获过程 | 第24-25页 |
| §2．2．3．2 理想二阶锁相环的快捕带和捕获带 | 第25-27页 |
| §2．2．4 锁相环的最佳化 | 第27-30页 |
| §2．2．4．1 维纳线性滤波的基本原理 | 第27-28页 |
| §2．2．4．2 锁相环的最佳闭环传递函数 | 第28-30页 |
| 第三章 位同步与段同步 | 第30-49页 |
| §3．1 滤波法 | 第30-31页 |
| §3．2 最佳位同步器 | 第31-34页 |
| §3．2．1 估值依据 | 第31-32页 |
| §3．2．2 最佳位同步器的一般结构 | 第32-34页 |
| §3．3 数字基带传输系统 | 第34-38页 |
| §3．3．1 无码间干扰的基带传输特性 | 第35-37页 |
| §3．3．2 基带系统的最佳化 | 第37-38页 |
| §3．4 HDTV中的位同步 | 第38-42页 |
| §3．4．1 鉴相增益 | 第39-41页 |
| §3．4．2 定时环路滤波器 | 第41-42页 |
| §3．4．3 HDTV位同步的实现 | 第42页 |
| §3．5 段同步检测 | 第42-44页 |
| §3．6 自动增益控制（AGC） | 第44-49页 |
| 第四章 场同步、NTSC干扰检测与抑制 | 第49-57页 |
| §4．1 场同步 | 第49-54页 |
| §4．1．1 伪随机序列 | 第49-52页 |
| §4．1．2 PN511与PN63 | 第52-53页 |
| §4．1．3 场同步检测 | 第53-54页 |
| §4．2 NTSC干扰检测与抑制 | 第54-57页 |
| 第五章 同步的算法仿真及ASIC实现 | 第57-73页 |
| §5．1 同步的算法仿真 | 第57-63页 |
| §5．1．1 仿真模型 | 第57页 |
| §5．1．2 性能仿真 | 第57-63页 |
| §5．1．2．1 高斯白噪声对同步性能的影响 | 第58-61页 |
| §5．1．2．2 多径对同步性能的影响 | 第61-63页 |
| §5．2 同步的ASIC实现 | 第63-73页 |
| §5．2．1 同步硬件的总体结构 | 第63-64页 |
| §5．2．2 硬件实现方案 | 第64-66页 |
| §5．2．3 软件实现方案 | 第66-71页 |
| §5．2．3．1 应用专门指令集合处理器ASIP | 第66-68页 |
| §5．2．3．2 场同步相关运算的ASIP实现 | 第68-71页 |
| §5．2．4 两种方案的比较 | 第71-72页 |
| §5．2．5 逻辑综合 | 第72-73页 |
| 致谢 | 第73-74页 |
| 参考文献 | 第74-75页 |