| 摘要 | 第1-6页 |
| ABSTRACT | 第6-7页 |
| 目录 | 第7-14页 |
| 第一章 绪论 | 第14-18页 |
| ·引言 | 第14-15页 |
| ·课题的选题依据与意义 | 第15页 |
| ·国内外研究现状 | 第15-16页 |
| ·论文的研究内容 | 第16-17页 |
| ·论文的组织结构 | 第17-18页 |
| 第二章 SoC 验证的相关技术 | 第18-34页 |
| ·SoC 验证技术简介 | 第18-21页 |
| ·SoC 验证技术 | 第18-19页 |
| ·SoC 验证平台 | 第19-21页 |
| ·静态时序分析 | 第21-24页 |
| ·静态时序分析简介 | 第21-22页 |
| ·静态时序分析基本原理 | 第22-24页 |
| ·时序约束 | 第24页 |
| ·系统级验证 | 第24-27页 |
| ·系统级验证简介 | 第24-26页 |
| ·系统级验证平台 | 第26-27页 |
| ·FPGA 原型验证 | 第27-32页 |
| ·加速策略 | 第27-29页 |
| ·快速原型验证 | 第29-30页 |
| ·FPGA 原型验证 | 第30-32页 |
| ·评价指标 | 第32-34页 |
| 第三章 基于 PowerPC e200 内核的 SoC 结构 | 第34-42页 |
| ·计算机架构简介 | 第34-35页 |
| ·CPU 体系结构 | 第34页 |
| ·CISC 和 RISC | 第34-35页 |
| ·PowerPC e200 内核结构 | 第35-38页 |
| ·PowerPC e200 内核简介 | 第35-36页 |
| ·指令系统 | 第36-37页 |
| ·寄存器阵列 | 第37-38页 |
| ·基于 PowerPC e200 内核的 SoC 结构 | 第38-42页 |
| ·总线接口 | 第38-40页 |
| ·外设 | 第40-42页 |
| 第四章 SoC 系统级验证方案的设计 | 第42-51页 |
| ·内核功能验证 | 第42-43页 |
| ·SoC 功能验证 | 第43-44页 |
| ·内核的工作状态 | 第44-45页 |
| ·验证程序的结构 | 第45-51页 |
| ·系统初始化 | 第46-49页 |
| ·测试用例 | 第49页 |
| ·链接文件 | 第49-50页 |
| ·makefile 文件 | 第50-51页 |
| 第五章 SoC 系统级验证测试用例的设计 | 第51-67页 |
| ·内核功能的测试用例 | 第51-64页 |
| ·基本测试用例设计 | 第51-52页 |
| ·存储操作测试用例设计 | 第52-55页 |
| ·调试操作测试用例设计 | 第55-61页 |
| ·Cache 测试用例设计 | 第61-64页 |
| ·内核功能测试用例效用包 | 第64页 |
| ·SoC 的测试用例 | 第64-67页 |
| ·GPIO 测试用例设计 | 第64-65页 |
| ·UART 测试用例设计 | 第65-67页 |
| 第六章 SoC 系统级验证结果分析 | 第67-86页 |
| ·仿真验证结果分析 | 第67-81页 |
| ·验证环境描述 | 第67-68页 |
| ·内核功能的仿真验证结果分析 | 第68-79页 |
| ·SoC 的仿真验证结果分析 | 第79-81页 |
| ·快速原型验证结果分析 | 第81-85页 |
| ·验证环境描述 | 第81-84页 |
| ·快速原型验证结果分析 | 第84-85页 |
| ·总结 | 第85-86页 |
| 第七章 结论与展望 | 第86-88页 |
| ·论文研究工作总结 | 第86页 |
| ·今后的工作展望和思考 | 第86-88页 |
| 致谢 | 第88-89页 |
| 参考文献 | 第89-91页 |
| 个人简历及攻读硕士期间取得的研究成果 | 第91-92页 |