基于FPGA的FIR低通滤波器
| 摘要 | 第1-6页 |
| Abstract | 第6-10页 |
| 插图索引 | 第10-12页 |
| 附表索引 | 第12-13页 |
| 第1章 绪论 | 第13-18页 |
| ·课题研究背景 | 第13-14页 |
| ·国内外研究现状 | 第14-16页 |
| ·本论文主要内容 | 第16-18页 |
| 第2章 数字滤波器的基本原理与结构 | 第18-28页 |
| ·数字滤波器的种类 | 第18-19页 |
| ·FIR系统的线性相位特性 | 第19-21页 |
| ·FIR数字滤波器的基本结构 | 第21-26页 |
| ·直接型结构 | 第21-22页 |
| ·级联型结构 | 第22-23页 |
| ·具有线性相位的FIR系统结构 | 第23-24页 |
| ·频率采样型结构 | 第24-25页 |
| ·格型结构 | 第25-26页 |
| ·本章小结 | 第26-28页 |
| 第3章 FIR滤波器的设计方法 | 第28-34页 |
| ·窗函数设计法 | 第28-31页 |
| ·窗函数设计法原理 | 第28-29页 |
| ·窗函数的种类 | 第29-31页 |
| ·频率采样法 | 第31-32页 |
| ·等同纹波逼近法 | 第32-33页 |
| ·本章小结 | 第33-34页 |
| 第4章 FIR数字滤波器的分布式算法及其改进 | 第34-41页 |
| ·FIR数字滤波器的实现方法 | 第34-35页 |
| ·基于乘法器的FIR数字滤波器 | 第34页 |
| ·FIR滤波器设计方案的选择 | 第34-35页 |
| ·基于分布式算法的FIR数字滤波器 | 第35-38页 |
| ·分布式算法原理 | 第35-36页 |
| ·FIR滤波器分布式算法硬件实现方案 | 第36-38页 |
| ·分布式算法的改进与优化 | 第38-40页 |
| ·分割查找表法 | 第38-39页 |
| ·线性相位滤波器的对称结构 | 第39-40页 |
| ·本章小结 | 第40-41页 |
| 第5章 基于FPGA的FIR低通滤波器的设计 | 第41-58页 |
| ·FIR滤波器的设计流程 | 第41页 |
| ·采用KAISER窗设计FIR低通滤波器 | 第41-42页 |
| ·FIR数字滤波器系数的提取 | 第42-44页 |
| ·滤波器系数的量化 | 第44-47页 |
| ·并行FIR滤波器模块设计 | 第47-54页 |
| ·输入延时模块 | 第47-48页 |
| ·预相加模块 | 第48-49页 |
| ·并串转换模块 | 第49-50页 |
| ·查找表模块 | 第50-52页 |
| ·移位累加输出模块 | 第52-53页 |
| ·时钟控制模块 | 第53-54页 |
| ·FIR数字滤波器顶层模块综合与仿真 | 第54-57页 |
| ·FIR数字滤波器系统的仿真验证 | 第54-55页 |
| ·结果分析 | 第55-56页 |
| ·误差分析 | 第56-57页 |
| ·本章小结 | 第57-58页 |
| 总结与展望 | 第58-60页 |
| 参考文献 | 第60-63页 |
| 致谢 | 第63-64页 |
| 附录A 各模块硬件描述语言程序 | 第64-76页 |
| A.1 输入延时模块 | 第64-69页 |
| A.2 预相加模块 | 第69-71页 |
| A.3 并串转换模块 | 第71页 |
| A.4 查找表模块 | 第71-73页 |
| A.5 查找表累加模块 | 第73页 |
| A.6 移位累加输出模块 | 第73-74页 |
| A.7 时钟控制模块 | 第74-75页 |
| A.8 顶层模块 | 第75-76页 |
