基于FPGA的无相位截断误差DDS的设计
| 摘要 | 第1-5页 |
| Abstract | 第5-9页 |
| 第1章 绪论 | 第9-14页 |
| ·课题研究背景及意义 | 第9页 |
| ·频率合成技术简介 | 第9-11页 |
| ·国内外DDS的发展及现状 | 第11页 |
| ·DDS的应用 | 第11-12页 |
| ·论文主要内容及结构 | 第12页 |
| ·本草小节 | 第12-14页 |
| 第2章 直接数字频率合成技术的原理 | 第14-22页 |
| ·DDS的原理 | 第14-15页 |
| ·DDS的基本结构 | 第15-20页 |
| ·相位累加器 | 第16-17页 |
| ·波形存储器 | 第17-18页 |
| ·D/A转换器 | 第18-19页 |
| ·低通滤波器 | 第19-20页 |
| ·DDS工作特点 | 第20-21页 |
| ·本章小结 | 第21-22页 |
| 第3章 杂散分析及抑制方法 | 第22-35页 |
| ·DDS输出特性 | 第22-24页 |
| ·理想的DDS频谱 | 第22-23页 |
| ·DDS的杂散来源 | 第23-24页 |
| ·相位截断下杂散分析 | 第24-27页 |
| ·相位截断误差序列频谱 | 第24-25页 |
| ·相位截断条件下DDS输出频谱分析 | 第25-27页 |
| ·相位截断下的频谱图 | 第27页 |
| ·幅度量化误差分析 | 第27-28页 |
| ·无相位截断量化误差分析 | 第27-28页 |
| ·有相位截断量化误差分析 | 第28页 |
| ·DAC转化误差定性分析 | 第28-29页 |
| ·杂散抑制方法 | 第29-34页 |
| ·ROM表优化设计 | 第29-31页 |
| ·抖动注入法 | 第31-33页 |
| ·延时叠加法 | 第33-34页 |
| ·本章小结 | 第34-35页 |
| 第4章 无相位截断误差DDS的设计 | 第35-53页 |
| ·一种常见的无相位截断误差的DDS | 第35页 |
| ·无相位截断的DDS的设计方案 | 第35-37页 |
| ·无相位截断ROM结构 | 第37-39页 |
| ·无相位截断DDS工作原理 | 第39-40页 |
| ·实例分析 | 第40-42页 |
| ·Simulink仿真与分析 | 第42-44页 |
| ·无相位截断DDS硬件设计 | 第44-52页 |
| ·整体设计方案 | 第44-45页 |
| ·1/4正弦相位-幅度ROM表的设计 | 第45-50页 |
| ·相位累加器的设计 | 第50-51页 |
| ·DAC的设计 | 第51页 |
| ·硬件设计平台简介 | 第51-52页 |
| ·本章小结 | 第52-53页 |
| 第5章 仿真与测试 | 第53-62页 |
| ·功能仿真 | 第53-59页 |
| ·顶层模块 | 第53页 |
| ·频率控制字同步模块 | 第53-54页 |
| ·相位累加器模块 | 第54-55页 |
| ·1/4正弦波形ROM查找表模块 | 第55-56页 |
| ·查找表适配模块 | 第56-57页 |
| ·DAC模块 | 第57-59页 |
| ·频谱分析 | 第59-61页 |
| ·本章小结 | 第61-62页 |
| 结论 | 第62-64页 |
| 参考文献 | 第64-67页 |
| 致谢 | 第67-68页 |
| 附录A | 第68-76页 |
| 附录B | 第76-77页 |
