第一章 绪论 | 第1-36页 |
第一节 视频编解码标准及其应用 | 第8-17页 |
1.1.1 图像编解码原理 | 第8-10页 |
1.1.2 视频编解码标准的基本算法框架 | 第10-16页 |
1.1.3 视频编码码流的分层结构 | 第16-17页 |
第二节 视频解码器结构 | 第17-29页 |
1.2.1 专用视频解码器结构 | 第17-20页 |
1.2.2 可编程视频编解码器结构 | 第20-27页 |
1.2.3 结构比较及其应用 | 第27-29页 |
第三节 视频解码器设计方法 | 第29-34页 |
1.3.1 嵌入式系统的软硬件协同设计策略 | 第29-31页 |
1.3.2 高速视频解码器的设计方法 | 第31-34页 |
第四节 本文的研究成果及内容安排 | 第34-36页 |
第二章 高速视频解码器的并行结构研究 | 第36-70页 |
第一节 高速视频解码器的设计策略 | 第36-42页 |
2.1.1 高速视频解码的计算复杂度分析 | 第36-37页 |
2.1.2 高速视频解码器的软硬件划分 | 第37-38页 |
2.1.3 高速视频解码器的多层次并行框架 | 第38-42页 |
第二节 查表型解码的并行分析及其结构优化设计 | 第42-46页 |
2.2.1 变字长码的并行解码研究 | 第42-44页 |
2.2.2 变字长解码的并行结构优化设计 | 第44-46页 |
第三节 时间并行处理的分析和设计方法 | 第46-49页 |
2.3.1 流水线的工作原理和表示方法 | 第46页 |
2.3.2 流水线的分析方法 | 第46-48页 |
2.3.3 流水线的设计要点 | 第48-49页 |
第四节 IDCT并行解码分析及其调度策略 | 第49-61页 |
2.4.1 IDCT的并行解码分析 | 第49-54页 |
2.4.2 IDCT的简单流水线分析 | 第54-56页 |
2.4.3 IDCT的复杂流水线分析和调度策略 | 第56-61页 |
第五节 MC的并行解码分析及其数据调度策略 | 第61-69页 |
2.5.1 运动补偿任务的多层次并行结构划分 | 第61-64页 |
2.5.2 运动补偿任务的复杂数据调度 | 第64-69页 |
第六节 本章小结 | 第69-70页 |
第三章 高速视频解码器的控制策略 | 第70-93页 |
第一节 高速视频解码器总控方式分析 | 第70-73页 |
3.1.1 数据驱动控制策略和流水线控制策略 | 第70页 |
3.1.2 数据驱动和流水线的性能比较 | 第70-73页 |
第二节 数据通路及其性能分析 | 第73-78页 |
3.2.1 基于数据队列的解码网络结构 | 第73-75页 |
3.2.2 解码网络的阻塞分析和优化 | 第75-78页 |
第三节 控制信息通路策略 | 第78-82页 |
3.3.1 控制信息通路的建立 | 第78-79页 |
3.3.2 控制信息的空间分配和同步策略 | 第79-82页 |
第四节 实例分析——IZZ和IQ单元的数据、控制通路设计 | 第82-89页 |
3.4.1 IZZ/IQ输入单元结构 | 第82-83页 |
3.4.2 IZZ/IQ输出单元结构 | 第83-85页 |
3.4.3 IZZ/IQ处理单元结构 | 第85-89页 |
第五节 数据驱动的视频解码结构 | 第89-92页 |
3.5.1 高速视频解码器的数据和控制信息网络 | 第89-90页 |
3.5.2 性能分析和比较 | 第90-92页 |
第六节 本章小结 | 第92-93页 |
第四章 高速视频解码器仿真策略研究 | 第93-115页 |
第一节 ASIC的软硬件协同仿真策略 | 第93-96页 |
4.1.1 传统的ASIC仿真方法 | 第93-95页 |
4.1.2 软硬件协同仿真策略 | 第95-96页 |
第二节 高速视频解码器的仿真策略 | 第96-106页 |
4.2.1 数据驱动处理单元的仿真特点 | 第96-98页 |
4.2.2 多级抽象层混合的局部仿真策略 | 第98-101页 |
4.2.3 “拼装”式仿真策略及软硬件仿真环境设计 | 第101-104页 |
4.2.4 基于软硬件仿真环境的仿真方法 | 第104-106页 |
第三节 高速视频解码器的参数化设计与系统优化 | 第106-110页 |
4.3.1 参数化设计策略与系统优化 | 第106-107页 |
4.3.2 实例分析 | 第107-110页 |
第四节 优化的测试序列 | 第110-114页 |
第五节 本章小结 | 第114-115页 |
第五章 总结与展望 | 第115-117页 |
参考文献 | 第117-124页 |
致谢 | 第124页 |