第一章 绪论 | 第1-13页 |
·引言 | 第8-9页 |
·数字显示接口(DVI)简介 | 第9页 |
·视频图像压缩编码标准简介 | 第9-11页 |
·MPEG 系列标准 | 第10-11页 |
·H.26X 系列标准 | 第11页 |
·本文主要内容 | 第11-13页 |
第二章 DVI 通讯协议及解码电路 | 第13-21页 |
·DVI 接口构成 | 第13-16页 |
·T.M.D.S 协议介绍 | 第13-15页 |
·DVI 接口的具体参数 | 第15-16页 |
·DVI 解码电路 | 第16-20页 |
·DVI 解码芯片介绍 | 第16-17页 |
·DVI 解码电路原理及输出波形图 | 第17-20页 |
·本章小结 | 第20-21页 |
第三章 FPGA 系统设计方法 | 第21-28页 |
·FPGA 简介 | 第21-24页 |
·FPGA 的发展 | 第21页 |
·FPGA/CPLD 工作原理 | 第21-22页 |
·FPGA 的特点 | 第22页 |
·FPGA 设计流程 | 第22-24页 |
·硬件描述语言简介 | 第24-25页 |
·QUARTUSII 软件简介 | 第25页 |
·FPGA 系统基本设计原则 | 第25-27页 |
·面积和速度的平衡与互换原则 | 第25-26页 |
·硬件原则 | 第26页 |
·系统原则 | 第26-27页 |
·同步设计原则 | 第27页 |
·本章小结 | 第27-28页 |
第四章 视频图像压缩编码系统总体设计 | 第28-39页 |
·视频图像数据压缩原理 | 第28-29页 |
·数据压缩的必要性及可行性 | 第28-29页 |
·图像压缩编码分类 | 第29页 |
·H.263 视频编码内容及相关知识 | 第29-35页 |
·H.263 建议简介 | 第29-30页 |
·信源图像结构 | 第30-31页 |
·H.263 基本编码模式 | 第31-32页 |
·H.263 编码标准的附加模式 | 第32-35页 |
·基于硬件实现的视频压缩编码系统 | 第35-38页 |
·系统整体结构介绍 | 第35-37页 |
·系统各功能模块介绍 | 第37-38页 |
·本章小结 | 第38-39页 |
第五章 DCT/IDCT 及运动估值模块的 FPGA 实现 | 第39-60页 |
·DCT/IDCT 模块 | 第39-54页 |
·变换编码技术简介 | 第39-40页 |
·DCT/IDCT 基本算法 | 第40-44页 |
·DCT/IDCT 硬件实现方案 | 第44-50页 |
·功能验证及硬件仿真结果分析 | 第50-54页 |
·运动估值模块 | 第54-59页 |
·运动估值原理 | 第54页 |
·运动估值算法 | 第54-56页 |
·运动估值的硬件实现方案 | 第56-59页 |
·功能验证及硬件仿真结果分析 | 第59页 |
·本章小结 | 第59-60页 |
第六章 视频图像压缩编码的 FPGA 实现 | 第60-89页 |
·视频格式转换模块 | 第60-64页 |
·视频格式转换的目的 | 第60-61页 |
·视频格式转换计算方法 | 第61页 |
·视频格式转换硬件实现方案 | 第61-63页 |
·功能验证及硬件仿真结果分析 | 第63-64页 |
·量化/反量化模块 | 第64-67页 |
·量化/反量化原理及过程 | 第64-65页 |
·量化/反量化硬件实现方案 | 第65-66页 |
·功能验证及硬件仿真结果分析 | 第66-67页 |
·码流复合模块 | 第67-80页 |
·码流复合原理 | 第67页 |
·ZIGZAG 编码原理及硬件实现 | 第67-70页 |
·游程编码的原理及硬件实现 | 第70-72页 |
·可变长(VLC)编码的原理及硬件实现 | 第72-79页 |
·码流复合原理及硬件实现 | 第79-80页 |
·码率控制模块 | 第80-84页 |
·码率控制原理 | 第80-81页 |
·码率控制的基本算法 | 第81-83页 |
·码率控制的硬件实现方案 | 第83-84页 |
·功能验证及硬件仿真结果分析 | 第84页 |
·压缩编码系统实验结果分析 | 第84-85页 |
·FPGA 芯片配置及下载 | 第85-88页 |
·FPGA 配置与连接 | 第85-87页 |
·FPGA 的配置过程 | 第87-88页 |
·本章小结 | 第88-89页 |
第七章 全文总结 | 第89-91页 |
·本文主要工作及结论 | 第89-90页 |
·今后工作展望 | 第90-91页 |
参考文献 | 第91-94页 |
摘要 | 第94-98页 |
ABSTRACT | 第98-103页 |
致谢 | 第103页 |