基于D触发器的物理不可克隆函数
| 致谢 | 第5-6页 |
| 摘要 | 第6-7页 |
| Abstract | 第7页 |
| 1 绪论 | 第12-23页 |
| 1.1 研究背景 | 第12-16页 |
| 1.1.1 物理不可克隆函数的定义 | 第13-14页 |
| 1.1.2 物理不可克隆函数的必要性 | 第14-15页 |
| 1.1.3 物理不可克隆函数的重要性 | 第15-16页 |
| 1.2 研究现状 | 第16-21页 |
| 1.2.1 早期的方案 | 第16-17页 |
| 1.2.2 几种经典的PUF结构 | 第17-20页 |
| 1.2.3 性能评估 | 第20-21页 |
| 1.3 研究内容和主要贡献 | 第21页 |
| 1.4 论文的组织结构 | 第21-23页 |
| 2 FPGA平台上延时型PUF的局限性 | 第23-28页 |
| 2.1 FPGA结构特点 | 第23-24页 |
| 2.1.1 FPGA工作原理 | 第23-24页 |
| 2.1.2 FPGA重要模块 | 第24页 |
| 2.2 FPGA上的PUF结构 | 第24-28页 |
| 2.2.1 延时型PUF的延迟模型 | 第25-26页 |
| 2.2.2 连线复杂度 | 第26-28页 |
| 3 D触发器相关特性 | 第28-41页 |
| 3.1 D触发器 | 第28-32页 |
| 3.1.1 经典的上升沿触发D触发器 | 第28-29页 |
| 3.1.2 时序分析 | 第29-31页 |
| 3.1.3 亚稳态 | 第31-32页 |
| 3.2 FPGA上D触发器亚稳态测试 | 第32-41页 |
| 3.2.1 电路系统搭建 | 第32-33页 |
| 3.2.2 输入信号 | 第33-34页 |
| 3.2.3 内部测试电路 | 第34-36页 |
| 3.2.4 测试结果与分析 | 第36-39页 |
| 3.2.5 基于D触发器的PUF模型的提出 | 第39-41页 |
| 4 基于D触发器的物理不可克隆函数 | 第41-63页 |
| 4.1 模型与分析 | 第41-48页 |
| 4.1.1 D触发器对的模型设计 | 第42-45页 |
| 4.1.2 输入信号模型 | 第45-48页 |
| 4.2 设计与实现 | 第48-54页 |
| 4.2.1 PUF电路整体架构 | 第48-49页 |
| 4.2.2 功能单元设计 | 第49-54页 |
| 4.3 测试与评估 | 第54-63页 |
| 4.3.1 PUF的评估标准 | 第55-56页 |
| 4.3.2 PUF可靠性测试 | 第56-57页 |
| 4.3.3 PUF均匀性测试 | 第57-59页 |
| 4.3.4 PUF独特性测试 | 第59-62页 |
| 4.3.5 测试总结 | 第62-63页 |
| 5 总结与展望 | 第63-65页 |
| 5.1 论文总结 | 第63-64页 |
| 5.2 工作展望 | 第64-65页 |
| 参考文献 | 第65-67页 |
| 攻读学位期间科研成果 | 第67页 |
