摘要 | 第5-6页 |
ABSTRACT | 第6-7页 |
第一章 绪论 | 第11-16页 |
1.1 论文的研究背景 | 第11页 |
1.2 Pipelined SAR ADC的研究现状 | 第11-14页 |
1.3 论文的主要工作 | 第14-15页 |
1.4 论文结构安排 | 第15-16页 |
第二章 Pipelined SAR ADC设计理论 | 第16-30页 |
2.1 ADC的基础理论 | 第16页 |
2.1.1 ADC的基本原理 | 第16页 |
2.2 性能指标 | 第16-17页 |
2.3 静态性能参数 | 第17-18页 |
2.3.1 差分非线性 | 第17页 |
2.3.2 积分非线性 | 第17-18页 |
2.4 动态性能参数 | 第18-20页 |
2.4.1 信号-噪声比 | 第18页 |
2.4.2 信噪失真比 | 第18-19页 |
2.4.3 有效位 | 第19页 |
2.4.4 无杂散动态范围 | 第19-20页 |
2.5 Pipelined SAR ADC的基本工作原理 | 第20-26页 |
2.5.1 Pipeline ADC的基本工作原理 | 第20页 |
2.5.2 SAR ADC的基本工作原理 | 第20-21页 |
2.5.3 Pipelined SAR ADC的基本工作原理 | 第21-22页 |
2.5.4 Pipelined SAR ADC的电容翻转原理 | 第22-25页 |
2.5.5 Pipelined SAR ADC的 1/4 放大原理 | 第25-26页 |
2.6 提高综合性能的措施 | 第26-28页 |
2.6.1 降低运算放大器功耗 | 第26页 |
2.6.2 自定时逻辑 | 第26-27页 |
2.6.3 全电容子级SAR ADC的应用 | 第27页 |
2.6.4 优化比较器 | 第27-28页 |
2.7 性能的限制因素 | 第28-29页 |
2.7.1 子级SAR ADC的DAC模块的电容的寄生与失配 | 第28页 |
2.7.2 子级SAR ADC的比较器的失调电压 | 第28页 |
2.7.3 开关的非线性因素 | 第28页 |
2.7.4 运放的增益误差 | 第28-29页 |
2.8 本章小结 | 第29-30页 |
第三章 Pipelined SAR ADC关键电路设计 | 第30-48页 |
3.1 12-bit Pipelined SAR ADC的整体结构 | 第30页 |
3.2 本设计子级SAR ADC的工作时序 | 第30-32页 |
3.3 子级差分SAR ADC的设计 | 第32-34页 |
3.3.1 子级 6-bit SAR ADC全电容DAC的结构 | 第32-33页 |
3.3.2 子级 7-bit SAR ADC全电容DAC的结构 | 第33-34页 |
3.4 开关网络 | 第34-36页 |
3.4.1 传输门开关 | 第34页 |
3.4.2 自举开关 | 第34-36页 |
3.4.3 开关控制网络 | 第36页 |
3.5 比较器的设计 | 第36-38页 |
3.5.1 比较器电路结构 | 第37页 |
3.5.2 比较器的消失调 | 第37-38页 |
3.6 逻辑控制及寄存模块 | 第38-41页 |
3.6.1 逻辑基本单元设计 | 第39页 |
3.6.2 逻辑控制及寄存模块设计 | 第39-41页 |
3.7 差分运算放大器 | 第41-42页 |
3.8 6-bit子级SAR ADC | 第42-44页 |
3.8.1 6-bit SAR ADC的仿真 | 第43-44页 |
3.9 7-bit子级SAR ADC | 第44-47页 |
3.9.1 7-bit SAR ADC的仿真 | 第45-47页 |
3.10 本章小结 | 第47-48页 |
第四章 12-bit Pipelined SAR ADC的性能仿真 | 第48-53页 |
4.1 功能仿真 | 第48-49页 |
4.2 动态性能仿真 | 第49-50页 |
4.3 静态性能仿真 | 第50-51页 |
4.4 ADC综合指标FOM仿真 | 第51-52页 |
4.5 本章小结 | 第52-53页 |
第五章 版图设计和后仿真 | 第53-57页 |
5.1 版图设计考虑 | 第53-55页 |
5.2 整体版图 | 第55页 |
5.3 ADC版图后仿真结果 | 第55-56页 |
5.4 本章小结 | 第56-57页 |
总结与展望 | 第57-58页 |
参考文献 | 第58-62页 |
攻读硕士学位期间取得的研究成果 | 第62-63页 |
致谢 | 第63-64页 |
附件 | 第64页 |