多环路频率合成器的设计与实现
| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 第一章 绪论 | 第11-16页 |
| 1.1 研究意义及课题背景 | 第11-12页 |
| 1.2 频率合成器的发展概况 | 第12页 |
| 1.3 频率源的应用及发展趋势 | 第12-14页 |
| 1.4 论文研究的主要内容及结构安排 | 第14-16页 |
| 1.4.1 论文研究的主要内容 | 第14-15页 |
| 1.4.2 论文的结构安排 | 第15-16页 |
| 第二章 锁相环的原理及噪声分析 | 第16-29页 |
| 2.1 锁相环原理 | 第17-22页 |
| 2.1.1 鉴频鉴相器/电荷泵 | 第17-19页 |
| 2.1.2 参考信号源 | 第19页 |
| 2.1.3 环路滤波器 | 第19-20页 |
| 2.1.4 分频器 | 第20-21页 |
| 2.1.5 压控振荡器 | 第21-22页 |
| 2.2 锁相环的噪声分析 | 第22-28页 |
| 2.2.1 一般锁相环结构 | 第22-24页 |
| 2.2.2 混频锁相环结构 | 第24-26页 |
| 2.2.3 取样锁相环结构 | 第26-28页 |
| 2.3 本章小结 | 第28-29页 |
| 第三章 多环路频率合成器的方案设计 | 第29-37页 |
| 3.1 频率合成器的需求分析 | 第29页 |
| 3.2 频率合成源的总体方案设计 | 第29-31页 |
| 3.2.1 多环路方案设计 | 第30页 |
| 3.2.2 课题的主要组成部分 | 第30-31页 |
| 3.3 多环路噪声传输模型分析 | 第31-32页 |
| 3.4 子环路的指标分解与方案设计 | 第32-36页 |
| 3.4.1 参考环的分解指标与设计方案 | 第33页 |
| 3.4.2 小数环的分解指标与设计方案 | 第33-34页 |
| 3.4.3 取样环的分解指标与设计方案 | 第34-35页 |
| 3.4.4 YTO环的分解指标与设计方案 | 第35-36页 |
| 3.5 本章小结 | 第36-37页 |
| 第四章 多环频率合成器的关键电路设计与实现 | 第37-68页 |
| 4.1 参考环电路的设计 | 第37-44页 |
| 4.1.1 晶体振荡器的选择 | 第38-39页 |
| 4.1.2 鉴频鉴相器的选择 | 第39-40页 |
| 4.1.3 环路滤波器的设计 | 第40-41页 |
| 4.1.4 下变频电路的设计 | 第41-44页 |
| 4.2 小数分频环电路的设计 | 第44-56页 |
| 4.2.1 新的delta_sigma算法的设计 | 第44-53页 |
| 4.2.2 带宽模式切换电路的设计 | 第53-56页 |
| 4.3 取样环电路的设计 | 第56-61页 |
| 4.3.1 频率预置电路的设计 | 第56-58页 |
| 4.3.2 鉴频鉴相电路的设计 | 第58-61页 |
| 4.4 YTO环电路的设计 | 第61-67页 |
| 4.4.1 数据时序控制电路设计 | 第61-62页 |
| 4.4.2 环路增益控制电路设计 | 第62-65页 |
| 4.4.3 FPGA对各个子环路的控制 | 第65-66页 |
| 4.4.4 FPGA的选择 | 第66-67页 |
| 4.5 本章小结 | 第67-68页 |
| 第五章 硬件调试过程及结果分析 | 第68-80页 |
| 5.1 硬件电路的调试过程 | 第68-72页 |
| 5.1.1 RF PCB及EMC设计 | 第68-70页 |
| 5.1.2 锁相环调试分析 | 第70-71页 |
| 5.1.3 环路控制调试 | 第71-72页 |
| 5.2 调试结果及分析 | 第72-79页 |
| 5.2.1 参考环路频谱图及其分析 | 第73-74页 |
| 5.2.2 小数分频环路频谱图及其分析 | 第74-76页 |
| 5.2.3 取样环路频谱图及其分析 | 第76-77页 |
| 5.2.4 YTO环路频谱图及分析 | 第77-79页 |
| 5.3 多环路频率合成器的实物图 | 第79页 |
| 5.4 本章小结 | 第79-80页 |
| 第六章 总结与展望 | 第80-82页 |
| 致谢 | 第82-83页 |
| 参考文献 | 第83-85页 |
| 攻读硕士研究生期间取得的成果 | 第85-86页 |
