| 中文摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第11-17页 |
| 1.1 课题背景 | 第11-12页 |
| 1.2 磁共振成像基本原理 | 第12-13页 |
| 1.3 磁共振成像系统结构 | 第13-15页 |
| 1.4 论文结构 | 第15-17页 |
| 第二章 数字接收系统原理及方案设计 | 第17-27页 |
| 2.1 数字接收机理论基础 | 第17-24页 |
| 2.1.1 带通信号采样定理 | 第17-18页 |
| 2.1.2 正交检波原理 | 第18-20页 |
| 2.1.3 多速率信号处理和CIC滤波器原理 | 第20-24页 |
| 2.2 数字接收机方案设计 | 第24-27页 |
| 2.2.1 数字直接下变频接收方案 | 第24页 |
| 2.2.2 四通道数字接收系统整体设计 | 第24-27页 |
| 第三章 时钟模块的设计 | 第27-43页 |
| 3.1 时钟模块的方案设计 | 第27-32页 |
| 3.1.1 时钟模块的需求分析 | 第27-28页 |
| 3.1.2 时钟模块的芯片选型 | 第28-32页 |
| 3.2 时钟模块的硬件设计 | 第32-38页 |
| 3.2.1 时钟模块的原理图设计 | 第32-35页 |
| 3.2.2 时钟模块的PCB设计 | 第35-38页 |
| 3.3 5V9885的参数配置 | 第38-43页 |
| 第四章 数字接收系统各子系统设计 | 第43-91页 |
| 4.1 AD6620子系统的软件设计 | 第43-56页 |
| 4.1.1 AD6620的工作原理 | 第43-46页 |
| 4.1.2 AD6620的寄存器配置过程 | 第46-50页 |
| 4.1.3 AD6620的寄存器参数设计 | 第50-51页 |
| 4.1.4 AD6620的配置程序设计 | 第51-56页 |
| 4.2 DSP子系统的软件设计 | 第56-65页 |
| 4.2.1 DSP的芯片选型 | 第56-58页 |
| 4.2.2 多速率数字信号处理的MATLAB设计 | 第58-60页 |
| 4.2.3 多速率数字信号处理的DSP软件设计 | 第60-65页 |
| 4.3 FPGA子系统的软件设计 | 第65-70页 |
| 4.3.1 FPGA的芯片选型 | 第65-66页 |
| 4.3.2 SOPC的介绍及使用 | 第66-67页 |
| 4.3.3 SOPC控制功能的实现 | 第67-68页 |
| 4.3.4 FPGA子系统的硬件设计 | 第68-70页 |
| 4.4 子系统间通讯的实现 | 第70-88页 |
| 4.4.1 AD6620子系统与DSP子系统间通讯的实现 | 第70-78页 |
| 4.4.2 DSP子系统与FPGA子系统间通讯的实现 | 第78-88页 |
| 4.5 接收系统整体测试 | 第88-91页 |
| 第五章 总结和展望 | 第91-95页 |
| 5.1 总结 | 第91-92页 |
| 5.2 展望 | 第92-95页 |
| 参考文献 | 第95-99页 |
| 攻读硕士期间科研成果 | 第99-101页 |
| 致谢 | 第101页 |