GVM神经网络的FPGA实现
| 摘要 | 第3-5页 |
| Abstract | 第5-6页 |
| 第一章 绪论 | 第9-14页 |
| 1.1 课题背景以及研究意义 | 第9-10页 |
| 1.2 国内外现状及趋势 | 第10-12页 |
| 1.3 论文研究任务 | 第12-13页 |
| 1.4 论文结构安排 | 第13-14页 |
| 第二章 神经网络基础及其实现技术 | 第14-27页 |
| 2.1 神经元模型 | 第14-16页 |
| 2.2 神经网络模型分类 | 第16-18页 |
| 2.2.1 学习法则 | 第17页 |
| 2.2.2 训练模型与学习方法 | 第17-18页 |
| 2.3 GVM神经网络 | 第18-21页 |
| 2.3.1 GVM神经网络介绍 | 第18-19页 |
| 2.3.2 GVM神经网络算法 | 第19-21页 |
| 2.4 神经网络软件实现技术 | 第21-22页 |
| 2.5 硬件实现技术 | 第22-23页 |
| 2.6 FPGA实现 | 第23-27页 |
| 2.6.1 FPGA开发技术概述 | 第23-26页 |
| 2.6.2 基于FPGA的动态可重构技术 | 第26页 |
| 2.6.3 FPGA实现神经网络的优势 | 第26-27页 |
| 第三章 神经元关键部分的实现 | 第27-48页 |
| 3.1 FPGA器件和EDA工具简介 | 第27-29页 |
| 3.1.1 Zynq-7000 系列器件 | 第27-28页 |
| 3.1.2 EDA工具 | 第28-29页 |
| 3.2 数据格式和精度的选择与数据的定点化处理 | 第29-30页 |
| 3.2.1 数据格式与精度的选择 | 第29页 |
| 3.2.2 数据的定点化处理与数据文件格式的处理 | 第29-30页 |
| 3.3 单一神经元的硬件设计 | 第30-31页 |
| 3.4 激活函数的选择、设计与实现 | 第31-39页 |
| 3.4.1 激活函数实现方法的选择 | 第32-33页 |
| 3.4.2 基于Sigmoid函数的分析 | 第33-37页 |
| 3.4.3 激活函数的设计与实现 | 第37-39页 |
| 3.5 乘加模块的设计与实现 | 第39-41页 |
| 3.6 存储模块与地址模块、计数器模块 | 第41-43页 |
| 3.7 单一神经元的硬件实现 | 第43-45页 |
| 3.8 神经网络硬件实现的顶层设计 | 第45-48页 |
| 第四章 整体硬件实现方案的结果验证与性能分析 | 第48-62页 |
| 4.1 GVM神经网络模型的确定 | 第48-51页 |
| 4.2 函数拟合的FPGA实现 | 第51-54页 |
| 4.3 误差对比分析 | 第54-57页 |
| 4.4 硬件资源占用情况分析 | 第57页 |
| 4.5 对整体方案优化方向的初步探索 | 第57-62页 |
| 第五章 总结与展望 | 第62-64页 |
| 5.1 论文主要工作总结 | 第62-63页 |
| 5.2 研究展望 | 第63-64页 |
| 参考文献 | 第64-67页 |
| 在学期间的研究成果 | 第67-68页 |
| 致谢 | 第68页 |
