遥测数据记录器单元测试的关键技术研究
| 摘要 | 第4-5页 |
| Abstract | 第5-6页 |
| 1 绪论 | 第10-19页 |
| 1.1 课题研究的背景及来源 | 第10-11页 |
| 1.2 课题研究目的和意义 | 第11页 |
| 1.3 国内外研究现状及发展趋势 | 第11-17页 |
| 1.3.1 记录器及其测试系统的发展概况 | 第11-16页 |
| 1.3.2 FPGA及其它系统设计发展概况 | 第16-17页 |
| 1.4 本文研究的主要内容及章节安排 | 第17-19页 |
| 2 数据记录器及测试系统设计 | 第19-25页 |
| 2.1 设计需求分析 | 第19-20页 |
| 2.1.1 功能要求 | 第19-20页 |
| 2.1.2 技术指标 | 第20页 |
| 2.2 测试系统设计方案 | 第20-23页 |
| 2.2.1 数据记录器设计方案 | 第20-21页 |
| 2.2.2 信号测试台设计方案 | 第21-23页 |
| 2.3 单元测试设计方案 | 第23-24页 |
| 2.3.1 数据采集存储模式测试 | 第23-24页 |
| 2.3.2 数据下载模式测试 | 第24页 |
| 2.4 本章小结 | 第24-25页 |
| 3 数据采集及存储设计 | 第25-39页 |
| 3.1 PCM数据接口设计 | 第25-28页 |
| 3.1.1 硬件电路的设计 | 第25-27页 |
| 3.1.2 逻辑设计 | 第27-28页 |
| 3.2 模数混合编帧 | 第28-34页 |
| 3.2.1 模数转换设计 | 第28-31页 |
| 3.2.2 双RAM缓存优化设计 | 第31-32页 |
| 3.2.3 数据编帧设计 | 第32-34页 |
| 3.3 工作状态检测设计 | 第34-35页 |
| 3.4 双备份存储 | 第35-38页 |
| 3.4.1 硬件电路设计 | 第35-37页 |
| 3.4.2 并行存储逻辑设计 | 第37-38页 |
| 3.5 本章小结 | 第38-39页 |
| 4 Nand flash控制优化设计 | 第39-51页 |
| 4.1 缓存设计 | 第40-42页 |
| 4.2 FPGA纠错模块设计 | 第42-46页 |
| 4.3 均衡损耗 | 第46-47页 |
| 4.3.1 动态均衡损耗 | 第46页 |
| 4.3.2 静态均衡损耗 | 第46-47页 |
| 4.4 坏块管理 | 第47-50页 |
| 4.4.1 坏块识别 | 第48页 |
| 4.4.2 坏块跳过法 | 第48-49页 |
| 4.4.3 坏块替换 | 第49-50页 |
| 4.5 本章小结 | 第50-51页 |
| 5 数据下载控制优化设计 | 第51-61页 |
| 5.1 指令控制接口 | 第51-53页 |
| 5.2 下载通道设计 | 第53-58页 |
| 5.2.1 LVDS长线传输设计 | 第54-57页 |
| 5.2.2 8B/10B编码 | 第57-58页 |
| 5.3 自适应下载控制系统设计 | 第58-60页 |
| 5.4 本章小结 | 第60-61页 |
| 6 系统功能测试及分析 | 第61-66页 |
| 6.1 测试平台搭建 | 第61页 |
| 6.2 系统功能测试 | 第61-65页 |
| 6.2.1 采集存储模式测试 | 第61-63页 |
| 6.2.2 数据下载模式测试 | 第63-65页 |
| 6.3 本章小结 | 第65-66页 |
| 7 结论与展望 | 第66-67页 |
| 7.1 设计总结 | 第66页 |
| 7.2 下一步工作及展望 | 第66-67页 |
| 参考文献 | 第67-70页 |
| 攻读硕士学位期间发表的学术论文及所取得的研究成果 | 第70-71页 |
| 致谢 | 第71-72页 |
