| 摘要 | 第5-6页 |
| ABSTRACT | 第6-7页 |
| 符号对照表 | 第11-12页 |
| 缩略语对照表 | 第12-15页 |
| 第一章 绪论 | 第15-19页 |
| 1.1 研究背景和意义 | 第15页 |
| 1.2 国内外研究现状 | 第15-16页 |
| 1.3 本文的主要工作与论文安排 | 第16-19页 |
| 第二章 JESD204B协议研究 | 第19-47页 |
| 2.1 JESD204B协议简介 | 第19-22页 |
| 2.2 传输层（Transport layer） | 第22-30页 |
| 2.2.1 概述 | 第22-23页 |
| 2.2.2 单个独立线路的用户数据格式 | 第23-26页 |
| 2.2.3 多条线路的数据格式 | 第26-29页 |
| 2.2.4 测试模式 | 第29-30页 |
| 2.3 加扰 | 第30-31页 |
| 2.4 链路层（Link Layer） | 第31-38页 |
| 2.4.1 8B/10B编码 | 第31页 |
| 2.4.2 同步与对齐 | 第31-37页 |
| 2.4.3 测试模式 | 第37-38页 |
| 2.5 确定性延时 | 第38-42页 |
| 2.5.1 介绍 | 第38-39页 |
| 2.5.2 不支持确定性延时（子类0设备） | 第39-40页 |
| 2.5.3 使用SYSREF的确定性延时（子类1设备） | 第40-41页 |
| 2.5.4 使用SYNC~的确定性延时（子类2设备） | 第41-42页 |
| 2.6 SYSREF信号介绍 | 第42-43页 |
| 2.7 器件时钟，帧时钟和本地多帧时钟的介绍 | 第43-44页 |
| 2.7.1 器件时钟 | 第43-44页 |
| 2.7.2 帧时钟和本地多帧时钟 | 第44页 |
| 2.8 本章小结 | 第44-47页 |
| 第三章 JESD204B接口设计 | 第47-79页 |
| 3.1 功能需求分析 | 第47-48页 |
| 3.2 JESD204B整体模块设计 | 第48-50页 |
| 3.3 发送模块设计 | 第50-66页 |
| 3.3.1 链路层设计 | 第52-61页 |
| 3.3.2 控制模块设计 | 第61-63页 |
| 3.3.3 传输层设计 | 第63-66页 |
| 3.3.4 采数模块设计 | 第66页 |
| 3.4 接收模块设计 | 第66-77页 |
| 3.4.1 链路层设计 | 第67-74页 |
| 3.4.2 控制模块设计 | 第74-75页 |
| 3.4.3 传输层设计 | 第75-77页 |
| 3.4.4 采数模块设计 | 第77页 |
| 3.5 本章小结 | 第77-79页 |
| 第四章 JESD204B接口仿真 | 第79-85页 |
| 4.1 发送模块功能仿真 | 第79-81页 |
| 4.2 接收模块功能仿真 | 第81-83页 |
| 4.3 本章小结 | 第83-85页 |
| 第五章 总结与展望 | 第85-87页 |
| 参考文献 | 第87-89页 |
| 致谢 | 第89-91页 |
| 作者简介 | 第91-92页 |