摘要 | 第4-6页 |
Abstract | 第6-7页 |
第1章 绪论 | 第19-29页 |
1.1 本论文研究背景和意义 | 第19-22页 |
1.1.1 导航卫星系统 | 第19-20页 |
1.1.2 高动态范围导航接收机 | 第20-21页 |
1.1.3 硅基工艺发展趋势 | 第21-22页 |
1.2 国内外研究概括与发展趋势 | 第22-25页 |
1.3 论文的主要研究内容及创新点 | 第25-26页 |
1.4 论文组织结构 | 第26-29页 |
第2章 高动态范围接收机前端 | 第29-41页 |
2.1 导航接收机系统 | 第29-30页 |
2.2 射频前端动态范围 | 第30-37页 |
2.2.1 噪声系数 | 第30-31页 |
2.2.2 线性度 | 第31-36页 |
2.2.3 动态范围 | 第36-37页 |
2.3 射频前端采用结构 | 第37-38页 |
2.4 射频前端实现方案规划 | 第38-40页 |
2.5 本章小结 | 第40-41页 |
第3章 宽范围导数叠加技术低噪放设计 | 第41-73页 |
3.1 低噪声放大器简介 | 第41-42页 |
3.2 低噪放线性度优化技术 | 第42-49页 |
3.2.1 最优偏置法 | 第42-43页 |
3.2.2 导数叠加(DS)法 | 第43-46页 |
3.2.3 宽范围的导数叠加技术 | 第46-49页 |
3.3 基于90nm工艺的宽范围DS技术低噪放芯片设计 | 第49-62页 |
3.3.1 90nm低噪放电路及版图设计 | 第49-57页 |
3.3.2 90nm低噪放仿真结果分析 | 第57-62页 |
3.4 基于180nm工艺的宽范围DS技术低噪放芯片设计 | 第62-70页 |
3.4.1 电感的设计 | 第62-65页 |
3.4.2 输入输出接口设计 | 第65-66页 |
3.4.3 180nm低噪放电路及版图设计 | 第66-68页 |
3.4.4 180nm低噪放仿真结果分析 | 第68-70页 |
3.5 本章小结 | 第70-73页 |
第4章 高线性度无源混频器设计 | 第73-93页 |
4.1 混频器简介 | 第73页 |
4.2 下变频器主要性能指标 | 第73-74页 |
4.3 混频器结构分类 | 第74-78页 |
4.3.1 单平衡结构与双平衡结构 | 第74-75页 |
4.3.2 有源结构和无源结构 | 第75-77页 |
4.3.3 本文结构选择 | 第77-78页 |
4.4 电压驱动型双平衡无源混频器性能分析 | 第78-86页 |
4.4.1 增益和线性度 | 第78-84页 |
4.4.2 噪声系数 | 第84-86页 |
4.5 基于180nm工艺的双平衡无源混频器电路设计 | 第86-90页 |
4.5.1 混频器电路设计 | 第86-88页 |
4.5.2 混频器仿真结果分析 | 第88-90页 |
4.6 本章小结 | 第90-93页 |
第5章 高动态范围中频放大器设计 | 第93-109页 |
5.1 中频放大器简介 | 第93-94页 |
5.2 基于180nm工艺中频放大器的电路设计 | 第94-104页 |
5.2.1 整体结构 | 第94-95页 |
5.2.2 输出级 | 第95-98页 |
5.2.3 输入级 | 第98-99页 |
5.2.4 共模反馈 | 第99-100页 |
5.2.5 环路稳定性 | 第100-103页 |
5.2.6 中频放大器仿真性能 | 第103-104页 |
5.3 基于180nm工艺的混频器和中放芯片设计及仿真结果分析 | 第104-108页 |
5.4 本章小结 | 第108-109页 |
第6章 模块电路及射频前端芯片测试 | 第109-137页 |
6.1 测试方法介绍 | 第109-110页 |
6.2 基于90nm工艺的宽范围DS技术低噪放测试 | 第110-117页 |
6.3 基于180nm工艺的宽范围DS技术低噪放测试 | 第117-122页 |
6.4 混频器和中频放大器芯片测试 | 第122-127页 |
6.5 射频前端的组成及测试 | 第127-135页 |
6.5.1 片外模块组成的射频前端 | 第127-128页 |
6.5.2 片上高集成度射频前端 | 第128-135页 |
6.6 本章小结 | 第135-137页 |
结论 | 第137-141页 |
参考文献 | 第141-151页 |
攻读学位期间发表论文与研究成果清单 | 第151-153页 |
致谢 | 第153页 |