基于FPGA的PCIE数据采集卡设计
| 摘要 | 第4-5页 |
| ABSTRACT | 第5-6页 |
| 第一章 绪论 | 第11-29页 |
| 1.1 背景与意义 | 第11-13页 |
| 1.2 数据采集卡发展现状 | 第13-15页 |
| 1.3 PCIE数据采集卡的实现基础 | 第15-26页 |
| 1.3.1 DDR2 SDRAM内存参数标准 | 第15-17页 |
| 1.3.2 DDR2 SDRAM的操作 | 第17-21页 |
| 1.3.3 PCIE接口 | 第21-26页 |
| 1.4 本论文的研究内容 | 第26-29页 |
| 第二章 系统软件设计 | 第29-56页 |
| 2.1 总体结构与系统时钟 | 第29-30页 |
| 2.2 数据捕捉模块 | 第30-35页 |
| 2.2.1 数据捕捉模块的实现 | 第30-33页 |
| 2.2.2 数据传输协议 | 第33-35页 |
| 2.3 数据处理模块 | 第35-42页 |
| 2.3.1 触发的实现 | 第37页 |
| 2.3.2 CIC抽取滤波器设计 | 第37-42页 |
| 2.4 DDR2接口模块 | 第42-46页 |
| 2.5 PCIE接口模块 | 第46-50页 |
| 2.5.1 PCIE IP核配置 | 第47-49页 |
| 2.5.2 基于PCIE的DMA控制 | 第49-50页 |
| 2.6 FPGA优化 | 第50-56页 |
| 第三章 系统硬件设计 | 第56-75页 |
| 3.1 配置电路 | 第56-58页 |
| 3.2 FPGA选型 | 第58-59页 |
| 3.3 数据捕捉电路 | 第59-63页 |
| 3.3.1 光口电路设计 | 第59-61页 |
| 3.3.2 AD信号的SI测试 | 第61-63页 |
| 3.4 PCIE接口电路 | 第63-65页 |
| 3.5 数据缓存电路 | 第65-73页 |
| 3.5.1 系统数据缓存能力 | 第65-67页 |
| 3.5.2 缓存芯片的选型 | 第67-68页 |
| 3.5.3 DDR2电路的设计 | 第68-70页 |
| 3.5.4 DDR2信号的SI测试 | 第70-73页 |
| 3.6 布局布线 | 第73-75页 |
| 结论 | 第75-76页 |
| 特色与创新 | 第76-77页 |
| 参考文献 | 第77-81页 |
| 攻读学位期间发表的论文 | 第81-83页 |
| 致谢 | 第83页 |
