基于FPGA平台的多核片上系统关键技术研究
| 摘要 | 第1-6页 |
| Abstract | 第6-9页 |
| 第一章 绪论 | 第9-15页 |
| ·课题研究背景 | 第9-12页 |
| ·网络处理器的发展 | 第9-11页 |
| ·网络处理器的验证 | 第11-12页 |
| ·课题研究来源及贡献 | 第12页 |
| ·论文章节安排 | 第12-15页 |
| 第二章 MPSoC系统结构与实现平台 | 第15-25页 |
| ·系统结构 | 第15-23页 |
| ·类ARM | 第15-16页 |
| ·包处理器PE | 第16-18页 |
| ·SRAM单元 | 第18-20页 |
| ·SDRAM单元 | 第20-21页 |
| ·FBI单元 | 第21-23页 |
| ·FPGA实现平台 | 第23-24页 |
| ·本文设计目标 | 第24页 |
| ·本章小结 | 第24-25页 |
| 第三章 MPSoC的功能集成 | 第25-39页 |
| ·数据通路 | 第25-29页 |
| ·PE-SRAM/FBI | 第26-27页 |
| ·PE-SDRAM | 第27-28页 |
| ·SDRAM-FBI | 第28-29页 |
| ·微码程序 | 第29-37页 |
| ·PE程序简介 | 第30-31页 |
| ·数据结构 | 第31-32页 |
| ·初始化链表 | 第32-33页 |
| ·接收处理 | 第33-35页 |
| ·发送处理 | 第35-37页 |
| ·本章小结 | 第37-39页 |
| 第四章 基于FPGA的MPSoC的实现与优化 | 第39-57页 |
| ·ASIC到FPGA的移植 | 第39-48页 |
| ·存储单元 | 第39-43页 |
| ·时钟管理单元 | 第43-45页 |
| ·同步设计 | 第45-46页 |
| ·加法器IP核 | 第46-47页 |
| ·ChipScope核的插入 | 第47-48页 |
| ·基于FPGA的时序优化 | 第48-53页 |
| ·PlanAhead简介 | 第48-49页 |
| ·时序分析 | 第49-51页 |
| ·布局规划 | 第51-53页 |
| ·优化结果分析 | 第53-55页 |
| ·本章小结 | 第55-57页 |
| 第五章 MPSoC的FPGA原型验证与性能分析 | 第57-73页 |
| ·验证方法及思路 | 第57-59页 |
| ·软件仿真 | 第57-58页 |
| ·硬件仿真 | 第58-59页 |
| ·验证思路 | 第59页 |
| ·模块级验证 | 第59-66页 |
| ·PE-SRAM/FBI通路验证 | 第60-62页 |
| ·PE-SDRAM通路验证 | 第62-63页 |
| ·SDRAM-FBI通路验证 | 第63页 |
| ·IX总线接收验证 | 第63-65页 |
| ·IX总线发送验证 | 第65-66页 |
| ·系统级验证 | 第66-71页 |
| ·验证方案 | 第67-68页 |
| ·接收线程验证 | 第68-70页 |
| ·发送线程验证 | 第70-71页 |
| ·XDNP的性能测试 | 第71-72页 |
| ·本章小结 | 第72-73页 |
| 第六章 结束语 | 第73-75页 |
| ·论文总结 | 第73-74页 |
| ·工作展望 | 第74-75页 |
| 致谢 | 第75-77页 |
| 参考文献 | 第77-79页 |
| 研究成果 | 第79-80页 |
